一种创新的电子堆叠技术

美国麻省理工学院团队在最新一期《自然》杂志上介绍了一种创新的电子堆叠技术。该技术能显著增加芯片上的晶体管数量，从而推动人工智能（AI）硬件发展更加高效。通过这种新方法，团队成功制造出了多层芯片，其中高质量半导体材料层交替生长，直接叠加在一起。

随着计算机芯片表面容纳晶体管数量接近物理极限，业界正在探索垂直扩展——即通过堆叠晶体管和半导体元件到多个层次上来增加其数量，而非继续缩小单个晶体管尺寸。这一策略被形象地比喻为“从建造平房转向构建高楼大厦”，旨在处理更多数据，实现比现有电子产品更加复杂的功能。

然而，在实现这一目标的过程中遇到一个关键障碍：传统上，将硅片作为半导体元件生长的主要支撑平台，体积庞大且每层都需要包含厚厚的硅“地板”，这不仅限制了设计灵活性，还降低了不同功能层之间的通信效率。

为了解决这个问题，工程师们开发了一种新的多层芯片设计方案，摒弃了对硅基板的依赖，并确保操作温度保持在较低水平以保护底层电路。这种方法允许高性能晶体管、内存以及逻辑元件可以在任何随机晶体表面上构建，而不再局限于传统的硅基底。没有了厚重的硅“地板”，各半导体层之间可以更直接地接触，进而改善层间通信质量与速度，提升计算性能。

这项技术有望用于制造笔记本电脑、可穿戴设备中的AI硬件，其速度和功能性将媲美当前的超级计算机，并具备与实体数据中心相匹配的数据存储能力。这项突破为半导体行业带来了巨大潜力，使芯片能够超越传统限制进行堆叠，极大提升了人工智能、逻辑运算及内存应用的计算能力。