芯片制作工艺流程 一

J$/BH\  
ZpctsCz]  
芯片制作工艺流程 %e<dV\x?T  
工艺流程 !K~$-jlT  
1) 表面清洗 ^r :A^q  
    晶圆表面附着一层大约2um的Al2O3和甘油混合液保护之,在制作前必须进行化学刻蚀和表面清洗。 }<h. chz,  
gG;W:vR}l  
2) 初次氧化 :Fd9N).%  
ViT 5Jn7  
    有热氧化法生成SiO2 缓冲层，用来减小后续中Si3N4对晶圆的应力 4"(zi5`e  
9Zsb1 M!n>  
氧化技术 6SO7iFS  
Jv.R?1;8i  
干法氧化 Si(固) + O2 à SiO2(固) d@f2Vxe7  
F-,{+B66  
湿法氧化 Si(固) +2H2O à SiO2(固) + 2H2 Tn-]0hWkP  
be%*0lr  
干法氧化通常用来形成，栅极二氧化硅膜，要求薄，界面能级和固定电荷密度低的薄膜。干法氧化成膜速度慢于湿法。湿法氧化通常用来形成作为器件隔离用的比较厚的二氧化硅膜。当SiO2膜较薄时，膜厚与时间成正比。SiO2膜变厚时，膜厚与时间的平方根成正比。因而，要形成较 厚的SiO2膜，需要较长的氧化时间。SiO2膜形成的速度取决于经扩散穿过SiO2膜到达硅表面的O2及OH基等氧化剂的数量的多少。湿法氧化时，因在于OH基在SiO2膜中的扩散系数比O2的大。氧化反应，Si 表面向深层移动，距离为SiO2膜厚的0.44倍。因此，不同厚度的SiO2膜，去除后的Si表面的深度也不同。SiO2膜为透明，通过光干涉来估计膜的厚度。这种干涉色的周期约为200nm，如果预告知道是几次干涉，就能正确估计。对其他的透明薄膜，如知道其折射率，也可用公式计算出 j4r,_lH^r  
Lbp6I0&n  
(d SiO2) / (d ox) = (n ox) / (n SiO2)。SiO2膜很薄时，看不到干涉色，但可利用Si的疏水性和SiO2的亲水性来判断SiO2膜是否存在。也可用干涉膜计或椭圆仪等测出。 ^|;4/=bbs  
R,+(JgJ  
SiO2和Si界面能级密度和固定电荷密度可由MOS二极管的电容特性求得。(100)面的Si的界面能级密度最低，约为10E+10 --  10E+11/cm –2 .e V -1 数量级。(100)面时，氧化膜中固定电荷较多，固定电荷密度的大小成为左右阈值的主要因素。 10IPq#Jj  
   []!r|R3  
3) CVD(Chemical Vapor deposition)法沉积一层Si3N4(Hot CVD或LPCVD)。 5m?$\h  
工艺流程 i O|,,;_  
PSR`8z n
 
1) 表面清洗 +M&S  
oz-I/g3go  
    晶圆表面附着一层大约2um的Al2O3和甘油混合液保护之,在制作前必须进行化学刻蚀和表面清洗。 T5_Cu9>ax  
;O|63  
2) 初次氧化 ,6Q-k4_  
yP4.Z9  
    有热氧化法生成SiO2 缓冲层，用来减小后续中Si3N4对晶圆的应力 Z?'|9FM  

K)\gbQ|  
氧化技术 8~#Q *  
M F: Eu  
干法氧化 Si(固) + O2 à SiO2(固) !z 5d+ M  
Wj=ex3K3u.  
湿法氧化 Si(固) +2H2O à SiO2(固) + 2H2 8mLU ~P |  
(#M$t!'%  
干法氧化通常用来形成，栅极二氧化硅膜，要求薄，界面能级和固定电荷密度低的薄膜。干法氧化成膜速度慢于湿法。湿法氧化通常用来形成作为器件隔离用的比较厚的二氧化硅膜。当SiO2膜较薄时，膜厚与时间成正比。SiO2膜变厚时，膜厚与时间的平方根成正比。因而，要形成较 厚的SiO2膜，需要较长的氧化时间。SiO2膜形成的速度取决于经扩散穿过SiO2膜到达硅表面的O2及OH基等氧化剂的数量的多少。湿法氧化时，因在于OH基在SiO2膜中的扩散系数比O2的大。氧化反应，Si 表面向深层移动，距离为SiO2膜厚的0.44倍。因此，不同厚度的SiO2膜，去除后的Si表面的深度也不同。SiO2膜为透明，通过光干涉来估计膜的厚度。这种干涉色的周期约为200nm，如果预告知道是几次干涉，就能正确估计。对其他的透明薄膜，如知道其折射率，也可用公式计算出 :?k=Yr  
Q 9<_:3  
(d SiO2) / (d ox) = (n ox) / (n SiO2)。SiO2膜很薄时，看不到干涉色，但可利用Si的疏水性和SiO2的亲水性来判断SiO2膜是否存在。也可用干涉膜计或椭圆仪等测出。  F]#fl%  
yLOLv6g~e  
SiO2和Si界面能级密度和固定电荷密度可由MOS二极管的电容特性求得。(100)面的Si的界面能级密度最低，约为10E+10 --  10E+11/cm –2 .e V -1 数量级。(100)面时，氧化膜中固定电荷较多，固定电荷密度的大小成为左右阈值的主要因素。 E}&jtMRUt  
   %pQ o%<d  
3) CVD(Chemical Vapor deposition)法沉积一层Si3N4(Hot CVD或LPCVD)。