芯片制作工艺流程 一

%5ov!nm7  
T&dc)t`o  
芯片制作工艺流程 lyowH{.N"3  
工艺流程 ,*$Y[UT  
1) 表面清洗 pJ?y  
    晶圆表面附着一层大约2um的Al2O3和甘油混合液保护之,在制作前必须进行化学刻蚀和表面清洗。 *<9M|H~  
sVO|Ghy65  
2) 初次氧化 R]Fa?uQW  
c3fd6Je5  
    有热氧化法生成SiO2 缓冲层，用来减小后续中Si3N4对晶圆的应力 ~HctXe'x  
eT F s9$  
氧化技术 JpQV7}$  
K/&  
干法氧化 Si(固) + O2 à SiO2(固) g6q[ I8  
wC1)\ld  
湿法氧化 Si(固) +2H2O à SiO2(固) + 2H2 Ornm3%p+e  
SM}& @cJ  
干法氧化通常用来形成，栅极二氧化硅膜，要求薄，界面能级和固定电荷密度低的薄膜。干法氧化成膜速度慢于湿法。湿法氧化通常用来形成作为器件隔离用的比较厚的二氧化硅膜。当SiO2膜较薄时，膜厚与时间成正比。SiO2膜变厚时，膜厚与时间的平方根成正比。因而，要形成较 厚的SiO2膜，需要较长的氧化时间。SiO2膜形成的速度取决于经扩散穿过SiO2膜到达硅表面的O2及OH基等氧化剂的数量的多少。湿法氧化时，因在于OH基在SiO2膜中的扩散系数比O2的大。氧化反应，Si 表面向深层移动，距离为SiO2膜厚的0.44倍。因此，不同厚度的SiO2膜，去除后的Si表面的深度也不同。SiO2膜为透明，通过光干涉来估计膜的厚度。这种干涉色的周期约为200nm，如果预告知道是几次干涉，就能正确估计。对其他的透明薄膜，如知道其折射率，也可用公式计算出 _=w=!U
&W  
'mU\X!- 4<  
(d SiO2) / (d ox) = (n ox) / (n SiO2)。SiO2膜很薄时，看不到干涉色，但可利用Si的疏水性和SiO2的亲水性来判断SiO2膜是否存在。也可用干涉膜计或椭圆仪等测出。
CJ;D&qo  
Vg7+G( ,  
SiO2和Si界面能级密度和固定电荷密度可由MOS二极管的电容特性求得。(100)面的Si的界面能级密度最低，约为10E+10 --  10E+11/cm –2 .e V -1 数量级。(100)面时，氧化膜中固定电荷较多，固定电荷密度的大小成为左右阈值的主要因素。 q|.0Ja  
   q!d7Ms{q  
3) CVD(Chemical Vapor deposition)法沉积一层Si3N4(Hot CVD或LPCVD)。 (Q"s;g  
工艺流程 Zf)<)o*  
5Shc$Awc!  
1) 表面清洗 ]{-ib:f
~  
T.!.3B$@]  
    晶圆表面附着一层大约2um的Al2O3和甘油混合液保护之,在制作前必须进行化学刻蚀和表面清洗。 &I(3/u  
l)Cg?9  
2) 初次氧化 %F*h}i  
B3u:D"
t  
    有热氧化法生成SiO2 缓冲层，用来减小后续中Si3N4对晶圆的应力 'kCr1t  
&53LJlL Co  
氧化技术 V=GP_^F  
Yu9(qRK  
干法氧化 Si(固) + O2 à SiO2(固) b<g9L4s  
U,9=&"e b  
湿法氧化 Si(固) +2H2O à SiO2(固) + 2H2 %Y].i/".;P  
e=6C0fr  
干法氧化通常用来形成，栅极二氧化硅膜，要求薄，界面能级和固定电荷密度低的薄膜。干法氧化成膜速度慢于湿法。湿法氧化通常用来形成作为器件隔离用的比较厚的二氧化硅膜。当SiO2膜较薄时，膜厚与时间成正比。SiO2膜变厚时，膜厚与时间的平方根成正比。因而，要形成较 厚的SiO2膜，需要较长的氧化时间。SiO2膜形成的速度取决于经扩散穿过SiO2膜到达硅表面的O2及OH基等氧化剂的数量的多少。湿法氧化时，因在于OH基在SiO2膜中的扩散系数比O2的大。氧化反应，Si 表面向深层移动，距离为SiO2膜厚的0.44倍。因此，不同厚度的SiO2膜，去除后的Si表面的深度也不同。SiO2膜为透明，通过光干涉来估计膜的厚度。这种干涉色的周期约为200nm，如果预告知道是几次干涉，就能正确估计。对其他的透明薄膜，如知道其折射率，也可用公式计算出 9&4z4@on  
cj3P]2B#  
(d SiO2) / (d ox) = (n ox) / (n SiO2)。SiO2膜很薄时，看不到干涉色，但可利用Si的疏水性和SiO2的亲水性来判断SiO2膜是否存在。也可用干涉膜计或椭圆仪等测出。 dqL)q3  
M-f; ,>  
SiO2和Si界面能级密度和固定电荷密度可由MOS二极管的电容特性求得。(100)面的Si的界面能级密度最低，约为10E+10 --  10E+11/cm –2 .e V -1 数量级。(100)面时，氧化膜中固定电荷较多，固定电荷密度的大小成为左右阈值的主要因素。 |A u+^#:;  
   @}e5T/{X}T  
3) CVD(Chemical Vapor deposition)法沉积一层Si3N4(Hot CVD或LPCVD)。