芯片制作工艺流程 一

nP?(9;3*  
2Z,;#t  
芯片制作工艺流程 W #qM$  
工艺流程 .F)b9d[?  
1) 表面清洗 ;oC85I  
    晶圆表面附着一层大约2um的Al2O3和甘油混合液保护之,在制作前必须进行化学刻蚀和表面清洗。 }tx~y-QQ  
{C*mn!u  
2) 初次氧化 5cyl:1Ln  
.'"+CKD.N  
    有热氧化法生成SiO2 缓冲层，用来减小后续中Si3N4对晶圆的应力 nA
d 4g|  
rN{&$+"2  
氧化技术 ~srmlBi6  
Ft`#]=IS  
干法氧化 Si(固) + O2 à SiO2(固) >K-O2dry*  
^gkyi/z  
湿法氧化 Si(固) +2H2O à SiO2(固) + 2H2 .6$ST Ksr  
zv#i\8h^p  
干法氧化通常用来形成，栅极二氧化硅膜，要求薄，界面能级和固定电荷密度低的薄膜。干法氧化成膜速度慢于湿法。湿法氧化通常用来形成作为器件隔离用的比较厚的二氧化硅膜。当SiO2膜较薄时，膜厚与时间成正比。SiO2膜变厚时，膜厚与时间的平方根成正比。因而，要形成较 厚的SiO2膜，需要较长的氧化时间。SiO2膜形成的速度取决于经扩散穿过SiO2膜到达硅表面的O2及OH基等氧化剂的数量的多少。湿法氧化时，因在于OH基在SiO2膜中的扩散系数比O2的大。氧化反应，Si 表面向深层移动，距离为SiO2膜厚的0.44倍。因此，不同厚度的SiO2膜，去除后的Si表面的深度也不同。SiO2膜为透明，通过光干涉来估计膜的厚度。这种干涉色的周期约为200nm，如果预告知道是几次干涉，就能正确估计。对其他的透明薄膜，如知道其折射率，也可用公式计算出 GFlsI-*`  
fXIeCn  
(d SiO2) / (d ox) = (n ox) / (n SiO2)。SiO2膜很薄时，看不到干涉色，但可利用Si的疏水性和SiO2的亲水性来判断SiO2膜是否存在。也可用干涉膜计或椭圆仪等测出。 )R,*  
r9s1\7]x  
SiO2和Si界面能级密度和固定电荷密度可由MOS二极管的电容特性求得。(100)面的Si的界面能级密度最低，约为10E+10 --  10E+11/cm –2 .e V -1 数量级。(100)面时，氧化膜中固定电荷较多，固定电荷密度的大小成为左右阈值的主要因素。 z]P|%  
   gNs@Q!  
3) CVD(Chemical Vapor deposition)法沉积一层Si3N4(Hot CVD或LPCVD)。 wC=IN  
工艺流程 fg
l"ox  
FPFt3XL  
1) 表面清洗 f*5=,$0  
e@0wF59  
    晶圆表面附着一层大约2um的Al2O3和甘油混合液保护之,在制作前必须进行化学刻蚀和表面清洗。 [ Q=)
f  
<`|}bt  
2) 初次氧化 q.<q(r  
wqE ]o= k  
    有热氧化法生成SiO2 缓冲层，用来减小后续中Si3N4对晶圆的应力 gMI%z2]'-  
^n]tf9{I  
氧化技术 f 21w`Uk48  
.Ji r<"*<  
干法氧化 Si(固) + O2 à SiO2(固) uLhamE)  
8CA4gnh  
湿法氧化 Si(固) +2H2O à SiO2(固) + 2H2 ,Z>RvLl  
Uk;SY[mU  
干法氧化通常用来形成，栅极二氧化硅膜，要求薄，界面能级和固定电荷密度低的薄膜。干法氧化成膜速度慢于湿法。湿法氧化通常用来形成作为器件隔离用的比较厚的二氧化硅膜。当SiO2膜较薄时，膜厚与时间成正比。SiO2膜变厚时，膜厚与时间的平方根成正比。因而，要形成较 厚的SiO2膜，需要较长的氧化时间。SiO2膜形成的速度取决于经扩散穿过SiO2膜到达硅表面的O2及OH基等氧化剂的数量的多少。湿法氧化时，因在于OH基在SiO2膜中的扩散系数比O2的大。氧化反应，Si 表面向深层移动，距离为SiO2膜厚的0.44倍。因此，不同厚度的SiO2膜，去除后的Si表面的深度也不同。SiO2膜为透明，通过光干涉来估计膜的厚度。这种干涉色的周期约为200nm，如果预告知道是几次干涉，就能正确估计。对其他的透明薄膜，如知道其折射率，也可用公式计算出 Jz:d\M~j5  
`2S{.s  
(d SiO2) / (d ox) = (n ox) / (n SiO2)。SiO2膜很薄时，看不到干涉色，但可利用Si的疏水性和SiO2的亲水性来判断SiO2膜是否存在。也可用干涉膜计或椭圆仪等测出。 mvUYp,JECl  
&g) `  
SiO2和Si界面能级密度和固定电荷密度可由MOS二极管的电容特性求得。(100)面的Si的界面能级密度最低，约为10E+10 --  10E+11/cm –2 .e V -1 数量级。(100)面时，氧化膜中固定电荷较多，固定电荷密度的大小成为左右阈值的主要因素。 L?9Vz&8]  
   8% 1h
fj  
3) CVD(Chemical Vapor deposition)法沉积一层Si3N4(Hot CVD或LPCVD)。