|
本文将设计一个光栅耦合器,将光子芯片表面上的单模光纤连接到集成波导。内置粒子群优化工具用于最大化耦合效率,并使用组件S参数在 INTERCONNECT 中创建紧凑模型。还演示了如何使用 CML 编译器提取这些参数以生成紧凑模型。(联系我们获取文章附件) #X"eg X^H)2G>e 概述 mko<J0|4 Hd)4_
uBt UpS`KgF"v MLcc 本示例的目标是设计一个 TE 绝缘体上硅 (SOI) 耦合器,该耦合器带有由单模光纤从顶部馈电的布拉格光栅。此设计中的关键品质因数(FOM)是目标波长处的耦合效率。耦合效率对光栅的间距高度敏感p,蚀刻长度le和蚀刻深度he以及光纤的位置x和倾斜角度θ。 5!G}*u. x*[\$E`v P-QZ=dm X}xy
v 这五个参数通常一起优化,以最大限度地提高目标中心波长的耦合效率。由于具有五个参数的暴力 3-D 优化非常耗时,因此此处使用 2-D 和 3-D 模型的组合进行两阶段优化,并且仅改变三个几何参数。设计工作流程包括四个主要步骤。 b#^UP wvA@\-.+ 1、初始 2-D 优化:优化光栅的间距 p、占空比 d 和光纤位置 x。 Dw^d!%Ala 2、最终的 3-D 优化:优化光纤的位置 x 以最小化插入损耗。 :WTO*M 3、S 参数提取:运行 S 参数扫描并将结果导出到数据文件。
/E@| 4、紧凑的模型创建:将 S 参数数据导入光学 S 参数元素。 T0Q)}%L ,m:YZ;J(Xd 如下一节所示,主要使用40D仿真并改变光栅的间距、占空比和光纤位置可以获得高于2%的峰值耦合效率。 MDS;qZx= a<M<) {$u 使用 CML 编译器生成紧凑模型 =?3D:k7z yla&/K;|* 要使用CML编译器生成光栅耦合器的紧凑模型,可以使用步骤3中的S参数数据。 8hi|F\$_h g#1_`gK 运行和结果 (AdQ6eGM b kQ~*iY 第 1 步:2D 优化 ^~2GhveBV 1、打开 2D 模拟文件。 8|w_PP1oE 2、进入“优化和扫描”窗口,打开名为“耦合效率优化”的优化项,查看优化设置。 ,.uPlnB_ 3、查看设置后,关闭编辑窗口并运行优化。优化应在 10 到20分钟内完成。如果您不想等待,请直接进入最后的 3D 优化步骤。 <ok/2v 4、优化完成后,可以检索最佳螺距、占空比和位置。右键单击“耦合效率优化”项,然后在上下文菜单中选择“可视化”,然后选择“最佳参数”。 =$IjN v(? 1
{dhGX 优化完成后,最佳参数结果也将在优化状态窗口中显示,如下所示。品质因数图还显示,由于优化,FOM 已最大化。 ]v3 9ag_hu &V[m{. RUmJ=i'4/ |b52JF
", 第 2 步:3D 优化 jnX9] PkJ 1、打开 3D 模拟文件。 x(7K=K'] 2、转到“对象树”窗口,然后选择光栅结构组。 $z]gy]F 3、右键单击选定的结构组,然后在上下文菜单中选择“编辑对象”以打开编辑窗口。在编辑窗口的“属性”选项卡中,您应该会看到来自 2D 优化的最佳光栅间距和占空比。 1_!*R]a q 4、单击确定关闭结构组编辑窗口。 [MYd15 5、现在,转到“优化和扫描”窗口,然后选择名为位置优化的优化项目。 `6b!W0$
- 6、运行选定的优化。这将需要几个小时,因为所有模拟都是3D的。如果您不想等待,请直接转到 S 参数提取步骤。 <DCrYt!1}c 7、优化完成后,可以检索最佳光纤位置和预测的耦合效率。右键单击位置优化项,然后选择“可视化”,然后选择“最佳参数”或“最佳fom”。最佳参数结果包含最佳光纤位置x,而最佳品质因数结果包含目标波长的耦合效率。 ~&=-* _U)DL=a' 优化结束时的优化状态窗口也可以提供如下所示的相同信息: ,K8O<Mw8 i3*S`/]p $cFanra 2;NIUMAMM 第 3 步:S 参数提取 cTFyF) 1、再次转到“对象树”窗口,然后选择纤维结构组。 =m=`| Bn 2、右键单击所选组,然后在上下文菜单中选择“编辑对象”。 Pm6/sO 3、在编辑窗口的“属性”选项卡中,应存在最佳纤维位置 x。 6)kF!/J 4、再次转到“优化和扫描”窗口,选择名为 S 参数的扫描项并运行扫描。扫描将启动两个模拟,应在大约半小时内完成。 ^S'}RZ*> 5、扫描完成后,设备的散射参数变得可用。要查看它们,请右键单击 S 参数扫描项,然后在上下文菜单中选择“可视化”,然后选择“S 参数”。选择标量操作“Abs^2”以查看功率 s 参数 n0kBLn 6、要导出 S 参数结果,请右键单击 S 参数扫描项,然后在上下文菜单中选择“导出到互连”。在随后的“导出到互连”窗口中,输入数据文件的名称和位置,然后单击“保存”。 E@aR5S> ! q!
=VC 获得的s参数光谱表明,在目标波长下功率耦合效率约为40%,如下图所示: |<P]yn PBb@J'b HiEXw}Hkz &""~Pn8 有关 s 参数提取的详细信息,请参阅此示例的附录部分。 G:$wdT(u !dYkvoQNn 步骤 4:创建紧凑模型 I3D8xl>P\ 1、在 INTERCONNECT 中打开 grating_coupler.icp 文件。 l)fF)\ |;= 2、将步骤 3 中生成的 S 参数文件导入光纤 N 端口 S 参数元素 (Grating_Coupler)。 ^_r8R__S: 3、运行仿真并可视化输入模式 1 的传输结果。将标量操作切换为“Abs^1”以观察功率传输 dy;Ue5 \aQBzEX 在互连中测量的功率传输与在步骤3中获得的s参数功率传输相同。 =9GL;z:R+ 8l0%:6XbI Ps(3X@ KD*,u{v; 重要模型设置 I2(5]85&]s 4r`u@ 极化 CeoK@y=o 所选折射率值代表 SOI 芯片制造工艺。由于硅和氧化硅之间的高折射率对比度,集成波导的两种基本模式(TE和TM)的有效折射率之间存在很大差异。因此,SOI光栅耦合器具有强极化选择性。所提出的设计激发了TE模式,因为这是最常见的选择,但是,也可以针对TM模式设置优化。 UHF.R>Ry i2A>T/?{ 倾斜角度 (Kd;l&8 耦合效率在很大程度上取决于光纤如何与顶部氧化硅包层相遇。在本例中,假设光纤的末端以小角度抛光,以便光纤在安装在顶部包层上时倾斜。这种倾斜可防止反射到光纤中。为简单起见,这里采用了固定的倾斜角度,但是,可以通过允许其变化来改进设计。 .{LFc|Z[ z@^[. 蚀刻深度
qm&}^S 耦合效率对光栅的间距、占空比和刻蚀深度高度敏感。为简单起见,这里采用固定的蚀刻深度,但是,如果可用的制造工艺提供该自由度,也可以改变。 0F6^[osqtl 7^#f<m;Ar! 基板 ~cVFCM 如果制造器件中存在硅衬底,则应将其包含在仿真中。基板将对光的耦合方式产生明显影响,并且不能像其他器件设计中经常做的那样省略。 6]rIYc[, M2_sxibI 间距 4:=']C 在最初的二维优化步骤中,如何为光栅间距选择优化范围并不明显。假设蚀刻深度固定 he 和占空比 d 在 [0,1] 范围内,什么是合适的音高范围?这里使用的范围值来自最低阶布拉格条件,它与光栅的间距有关,p到有效索引 neff 光栅数量: | Uf6k` 8Br* Q5b?-
P $& |