帖子
勋章
关注
任务
半导体术语含义（一） 1) Acetone 丙酮 丙酮是有机溶剂的一种，分子式为CH3COCH3 性质：无色，具剌激性薄荷臭味的液体 用途：在FAB内的用途，主要在于黄光室内正光阻的清洗、擦拭 毒性：对神经中枢具中度麻醉性，对皮肤粘膜具轻微毒性，长期接触会引起皮肤炎，吸入过量的丙酮蒸气会刺激鼻、眼结膜、咽喉粘膜、甚至引起头痛、恶心、呕吐、目眩、意识不明等。 允许浓度：1000ppm 2) Active Area 主动区域 MOS核心区域，即源，汲，闸极区域 3) AEI蚀刻后检查 （1） AEI 即After Etching Inspection，在蚀刻制程光阻去除前和光阻去除后，分别对产品实施主检或抽样检查。 （2） AEI的目的有四： 提高产品良率，避免不良品外流。 达到品质的一致性和制程的重复性。 显示制程能力的指标。 防止异常扩大，节省成本 （3） 通常AEI检查出来的不良品，非必要时很少做修改。因为除去氧化层或重长氧化层可能造成组件特性改变可靠性变差、缺点密度增加。生产成本增高，以及良率降低的缺点。 4） Al-Cu-Si 铝硅铜 金属溅镀时所使用的原料名称，通常是称为Target，其成份为0.5%铜，1%硅及98.5%铝，一般制程通常是使用99%铝 1%硅．后来为了金属电荷迁移现象(Electromigration) 故渗加0.5%铜降低金属电荷迁移 5） Alkaline Ions 碱金属雕子 如Na+，K+，破坏氧化层完整性，增加漏电密度，减小少子寿命，引起移动电荷，影响器件稳定性。其主要来源是：炉管的石英材料，制程气体及光阻等不纯物。 6） Alloy 合金 半导体制程在蚀刻出金属连线后，必须加强Al与SiO2间inteRFace的紧密度，故进行Alloy步骤，以450℃作用30min，增加Al与Si的紧密程度，防止Al层的剥落及减少欧姆接触的电阻值，使RC的值尽量减少。 7） Aluminum 铝 一种金属元素，质地坚韧而轻，有延展性，容易导电。普遍用于半导体器件间的金属连线，但因其易引起spike及Electromigration，故实际中会在其中加入适量的Cu或Si 8） Anneal 回火 又称退火：也叫热处理，集成电路工艺中所有的在氮气等不活泼气氛中进行的热处理过程都可以称为退火。 a) 激活杂质：使不在晶格位置上的离子运动到晶格位置，以便具有电活性，产生自由载流子，起到杂质的作用。 b) 消除损伤：离子植入后回火是为了修复因高能加速的离子直接打入芯片而产生的损毁区（进入底材中的离子行进中将硅原子撞离原来的晶格位置，致使晶体的特性改变）。而这种损毁区，经过回火的热处理后即可复原。这种热处理的回火功能可利用其温度、时间差异来控制全部或局部的活化植入离子的功能 c) 氧化制程中的回火主要是为了降低界面态电荷，降低SiO2的晶格结构 退火方式： Ø 炉退火 Ø 快速退火：脉冲激光法、扫描电子束、连续波激光、非相干宽带频光源(如卤光灯、电弧灯、石墨加热器、红外设备等) 9） Angstrom 埃(Å) 是一个长度单位，1Å=10-10米,其大小为1公尺的佰亿分之一，约人的头发宽度的伍拾万分之一。此单位常用于IC制程上，表示膜层(如SiO2，POLY，SIN‥)厚度时用 10） Argon 氩气 11） Arc Chamber 弧光反应室 弧光反应室,事实上就是一个直流式的电浆产生器。因为所操作的电流－对－电压的区域是在弧光电浆内。 12） APM( Ammonia , hydrogen-Peroxide Mixing ) 又称 SC-1 ( Standard Cleaning solution - 1 )主要化学试剂是NH4OH/H2O2/D.I .water,常用比率为1：1：6。能有效去处除无机颗粒，有机沉淀及若干金属玷污，去除颗粒能力随NH4OH增加而增加。 13） Backing Pump 辅抽泵 在高真空系统中，要想很快建立我们所需的高真空，单纯靠高真空泵是不行的（因高真空泵启动时系统必须已经在低真空条件下），所以我们在系统中加入一个辅抽泵（如油泵）,先对系统建立初真空，再由高真空泵对系统建立高真空。 14） Bake, Soft bake, Hard bake烘培、软烤、预烤 烘烤（Bake）:在集成电路芯片的制造过程中，将芯片置于稍高温 (60oC~250oC)的烘箱或热板上均可谓之烘烤。随其目的不同，可区分为软烤(Soft bake)与预烤(Hard bake)。 软烤(Soft bake) :其使用时机是在上完光阻后，主要目的是为了将光阻中的溶剂蒸发去除，并且可增加光阻与芯片的附着力。 预烤(Hard bake):又称为蚀刻前烘烤(pre-etch bake)，主要目的为去除水气，增加光阻附着性，尤其在湿蚀刻(wet etching)更为重要，预烤不完全常会造成过蚀刻。 15） Barrier Layer 阻障层 为了防止铝合金与硅的的接触界面发生尖峰（spiking）现象，并降低彼此的接触电阻，在铝合金与硅之间加入一层称为阻障层的导体材料，常见的有Ti/TiN及TiW。 16） BB ：Bird's Beak 鸟嘴 在用Si3N4作为掩膜制作field oxide时，在Si3N4覆盖区的边缘，由于氧或水气会透过Pad Oxide Layer扩散至Si-Substrate表面而形成SiO2，因此Si3N4边缘向内会产生一个鸟嘴状的氧化层，即所谓的Bird's Beak。其大小与坡度可由改变Si3N4与Pad Oxide的厚度比及Field Oxidation的温度与厚度来控制 file:///C:\Users\bstc\AppData\Local\Temp\ksohtml1336\wps107.jpg 17） Boat 晶舟 Boat原意是单木舟。在半导体IC制造过程中，常需要用一种工具作芯片传送及加工，这种承载芯片的工具，我们称之为Boat。一般Boat有两种材质，一是石英（Quartz），另一碳化硅（SiC）。SiC Boat用在温度较高(Drive in)及LPSiN的场合。 18） BOE(Buffer Oxide Etching) B. O. E.是HF与NH4F依不同比例混合而成。6:1 BOE蚀刻即表示HF: NH4F =l:6的成份混合而成。HF为主要的蚀刻液，NH4F则做为缓冲剂使用。利用NH4F固定[H']的浓度，使之保持一定的蚀刻率。 HF会侵蚀玻璃及任何硅石的物质，对皮肤有强烈的腐蚀性，不小心被溅到，应用大量冲洗。 19） Boundary Layer 边界层 假设流体在芯片表面流速为零，则流体在层流区及芯片表面将有一个流速梯度存在，称为边界层（Boundary Layer） 20） BPSG(boron-phosphor-silicate-glass) BPSG : 为硼磷硅玻璃，含有B,P元素的SiO2 , 加入B,P可以降低Flow 温度，并且P吸附一些杂质离子，流动性比较好，作为ILD的平坦化介质。 21） Breakdown Voltage 崩溃电压 22） Buffer Layer 缓冲层 通常此层沉积于两个热膨胀系数相差较大的两层之间,缓冲两者因直接接触而产生的应力作用。我们制程最常见的缓冲层即SiO2，它用来缓冲SiN4与Si直接接触产生的应力，从而提升Si3N4对Si表面附着能力 23） C1 clean Clean的一种制程，它包括DHF(稀释HF)---APM(NH4OH-H2O2-H2O mixed)---HPM (HCl-H2O2-H2O mixed) 24) Burn in预烧试验 「预烧」(Burn in)为可靠性测试的一种，旨在检验出那些在使用初期即损坏的产品，而在出货前予以剔除。 预烧试验的作法，乃是将组件(产品)置于高温的环境下，加上指定的正向或反向的直流电压，如此残留在晶粒上氧化层与金属层的外来杂质离子或腐蚀性离子将容易游离而使故障模式(Failure Mode)提早显现出来，达到筛选、剔除「早期夭折」产品的目的。 预烧试验分为「静态预烧」(Static Burn in)与「动态预烧」(Dynamic Burn in)两种，前者在试验时，只在组件上加上额定的工作电压及消耗额定的功率。而后者除此外并有仿真实际工作情况的讯号输入，故较接近实际况，也较严格。 基本上，每一批产品在出货前，皆须作百分之百的预烧试验，但由于成本及交货期等因素，有些产品就只作抽样 (部分)的预烧试验，通过后才货。另外，对于一些我们认为它品质够稳定且够水准的产品，亦可以抽样的方式进行。当然，具有高信赖度的产品，皆须通过百分之百的预烧试验 25) Carrier Gas 载气 用以携带一定制程反应物（液体或气体）进反应室的气体，例如用N2携带液态TEOS进炉管，N2即可称为载气。 26) Chamber真空室，反应室 专指一密闭的空间，而有特殊的用途、诸如抽真空，气体反应或金属溅镀等。因此常需对此空间的种种外在或内在环境加以控制；例如外在粒子数(particle)、湿度等及内在温度、压力、气逞流量、粒子数等达到最佳的反应条件。 27) Channel 通道 ; 缝道 当在MOS的闸极加上电压（PMOS为负，NMOS为正）。则闸极下的电子或电洞会被其电场所吸引或排斥而使闸极下的区域形成一反转层(Inversion layer)。也就是其下的半导体p-type变成N-type Si，N-type变成p-type Si，而与源极和汲极成同type ，故能导通汲极和源极。我们就称此反转层为"通道"。信道的长度"Channel Length"对MOS组件的 参数有着极重要的影响，故我们对POLY CD的控制需要非常谨慎 28) Channel Stop Implantation 通道阻绝植入 在集成电路中，各电晶体彼此间则以场氧化层（FOX）加以隔离的，因为场氧化层上方常有金属导线通过，为了防止金属层，场氧化层，底材硅产生类似 NMOS 的电容效应，场氧化层下方的区域常掺有掺质浓度很高的P型层，以防止类似 NMOS 的反转层在场氧化层下发生，而破坏电晶体间的隔离。这层P型层通常称为“Channel Stop”,这层掺质是以离子植入（Implantation）的方式完成的，所以称为 通道阻绝植入。 29) Chemical Mechanical Polishing 化学机械研磨法 随着用以隔离之用的场氧化层（FOX）,CMOS电晶体，金属层及介电层等构成IC的各个结构在芯片上建立之后，芯片的表面也将随之变得上下凸凹不平坦，致使后续制程变得更加困难。而传统半导体制程用以执行芯片表面平坦化的技术，以介电层SiO2的平坦为例，计有高温热流法、各种回蚀技术及旋涂式玻璃法。当VLSI的制程推进到0.35以下后，以上这些技术已不能满足制程需求，故而也就产生了CMP制程。所谓CPM就是利用在表面布满研磨颗粒的研磨垫（polishing pad），对凸凹不平的晶体表面，藉由化学助剂（reagent）的辅助，以化学反应和机械式研磨等双重的加工动作，来进行其表面平坦化的处理。 30) Charge Trapping 电荷陷入 无特定分布位置，主要是因为MOS操作时产生的电子或电洞被氧化层内的杂质或不饱和键所捕陷造成。可以通过适当的回火来降低其浓度。 31) Chemical Vapor Deposition 化学气相沉积 参与反应的气体从反应器的主气流里藉着反应气体在主气流及芯片表面的浓度差，以扩散的方式经过边界层传递到芯片的表面。反应物在表面相会后藉着芯片表面提供的能量，沉积反应发生。反应完成后，反应的副产物及未参与反应的反应气体从芯片表面吸解并进入边界层，最后进入主气流并被抽气装置抽离 32) Chip, Die晶粒 一片芯片(OR晶圆，即Wafer)上有许多相同的方形小单位，这些小单位即称为晶粒。同一芯片上的每个晶粒都是相同的构造，具有相同的功能，每个晶粒经包装后，可制成一颗颗我们日常生活中常见的IC，故每一芯片所能制造出的IC数量是很可观的。同样地，如果因制造的疏忽而产生的缺点，往住就会波及成百成千个产品。 33) Clean Room 洁净室 又称无尘室。半导体加工的环境是高净化空间，恒温恒湿，对微粒要求非常高。常用class表示等级（class 1即一立方米直径大于0.5微米的微粒只有一颗）。 34) CMOS （Complementary Metal Oxide Semiconductor 互补式金氧半导体）
35) CDA（Compressed Dry Air ）压缩干燥空气 通常指压力在60到110psi之间的空气，作为控气动阀的领气阀的气体源。 36) Compressive Stress 挤压应力 37) Compressor 压缩机 将空气压缩形成高压气体的设备。 38) Contaminant 污染物 39) Constant-Surface-Concentration DIFfusion恒定源: 通常杂质在半导体高温扩散有两种方式: Constant-Surface-Concentration Diffusion(恒定源扩散): The vapor source maintains a constant level of surface concentration during the entire Diffusion period (like POCl3 dope) 这个扩散模式，是假设离子在界面上所具备的浓度，并不随扩散的进行而改变。且一直为一个定值所建立。换句话说，不管离子的扩散持续多久，离子在界面上的浓度将维持在一个定值下。 Constant-Total-Dopant Diffusion(限定源扩散): A fixed amount of dopant is deposited into the semiconductor surface in thin layer ,and the dopant subsequently diffuse into the semiconductor (like ion implantation, drive in) file:///C:\Users\bstc\AppData\Local\Temp\ksohtml1336\wps130.png 40) Crack 龟裂 ( 或裂痕 ) 41) CROSS Section横截面 IC的制造，基本上是由一层一层的图案堆积上去，而为了了解堆积图案的结构，以改善制程，或解决制程问题，以电子显微镜(SEM)来观察，而切割横截面，观察横截面的方式，是其中较为普遍的一种。 42) Cryogenic Pump 低温泵 将一个表面温度降到极低，甚至结近绝对零度时，与这个表面相接触的气体分子，将会产生相变化，而凝结在低温表面上，称为低温凝结。还有一些气体虽然不能凝结，但与低温表面接触后，将因为表面与分子间的凡得瓦力（Van der Waals Force）而吸附在低温表面上，且活动性大减，称为低温吸附，Cryogenic Pump 就是利用低温凝结和低温吸附的原理，将气体分子从容器里排出，以达到降低容器压力的目的。 Cryo pump原理:是利用吸附原理而工作： Cryo pump为高真空pump，应该和低真空pump配合使用，工作前真空度应该达到10-2mbar,否则无法工作。当吸附气体饱和后，要做regen,即将高温N2通入使凝结的气体释放而排出pump。入口处挡片吸附水泡，里面的特殊气体吸附（成液态状） 43) Curing 固化 当以SOG 来做介电层和平坦化的技术时，由于SOG 是一种由溶剂与含有介电材质的材料， 经混合而形成的一种液态介电材料，以旋涂（Spin-on Coating）的方式涂布在芯片的表面， 必须经过热处理来趋离SOG本身所含的溶剂，称之为Curing. 44) Cycle Time生产周期时间 指原料由投入生产线到产品于生产线产出所须的生产/制造时间。在TI-Acer，生产周期时尚 两种解释 : 一为"芯片产出周期时间"（wafer-out time）；一为"制程周期时间" (Process cycle time) "芯片产出周期时间"乃指单一批号的芯片由投入到产出所须的生产/制造时间。 "制程周期时间"则指所有芯片于单一工站平均生产/制造时间的总和，亦即每一工站均有一平均生产/制造时间，而各工站 (从头至尾)平均生产/制造的加总即为该制程的制程周期时间。目前TI-Acer Line Report的生产周期时间乃探用"制程周期时间"。 一般而言，生产周期时间可以下列公式概略推算之： 在制品（WIP） file:///C:\Users\bstc\AppData\Local\Temp\ksohtml1336\wps134.png生产周期时间＝ 产能（Throughout） 45) CV Shift: 利用量测MOS电晶体在不同条件下的电容－电压关系曲线，来评估MOS氧化层品质的一种技术。一般要求CV Shift<0.1V 不断加电压在 30℃时量取一条C—V曲线，然升温至250℃再降到30℃时再量取一条C—V曲线，发现两条C—V曲线并不会完全重合，只有当C-V shift小于0.1V方符合标准。 46) DC Magnetron Sputter 磁控DC溅镀机 为了使离子在往金属靶表面移动时获得足够的能量，除了提高极板间的电压外，还必须使离子在阴极暗区内所遭受的碰撞次数降低，就必须降低溅渡的压力，越低越好，以增长离子的平均自由径。这样一来，单位体积内的气体分子数降低，使得电浆里的离子浓度也降低，导致溅渡薄膜的沉积速率变慢。 47) DC Plasma 直流电浆 电浆是人类近代物化史上重大的发现之一，指的是一个遭受部分离子化的气体，气体里面的组成有各种带电荷的电子，离子，及不带电的分子和原子团等。电浆产生器的两金属极板上加上直流电压而产生的电浆我们称为直流电浆。 48) DC Sputtering 直流溅镀法 脱离电浆的带正电荷离子，在暗区的电场的加速下，将获得极高的能量，当离子与阴电极产生轰击之后，基于能量传递的原理，离子轰击除了会产生二次电子以外，还会把电极表 面的原子给“打击”出来，称为sputtering. 电极板加直流电压称为DC Sputtering. u 先决条件 两个极板必须是导体,以避免带电荷粒子在电极板表面的累积。 u 阴极为导电材料，称为靶（Target） 49) DCS SiH2Cl2 50) Defect Density缺点密度 "缺点密度"系指芯片单位面积上(如每平方公分，每平方英寸等)有多少 "缺点数"之意，此缺点数一般可分两大类：A.可视性缺点 B不可视性缺点。前者可藉由一般光学显微镜检查出来(如桥接、断线)后者则须藉助较精密电子仪器检验(如晶格缺陷)由于芯片制造过程甚为复杂漫长，芯片上缺点数愈少，产品良率品质必然愈佳，故"缺点密度"常被用来当做一个工厂制造的产品品质好坏的指标。 分享到：
|
|
