ESD测试你做了吗?
ESD测试你做了吗? Na3tK}x
Ia>qVM0
芯片实验室赵工 半导体工程师 今天 AGrGZ7p]
ESD测试，即静电放电测试。 MS, H12h
<*4=sX@
用户做静电测试前需要确认，做哪些ESD实验？提供POD给实验室确认是否有现成夹具，没有的话要定制夹具。[attachment=109745] V<ODt%
北软实验室ESD夹具 4+l7v?:Pr
=U|J{^ >I
ESD通常有以下几种模式： vR+(7 ^Yy
'[Nu; (>a
➢ HBM （人体模型）Human Body Model：模拟人体接触到芯片管脚产生的ESD放电 Hk3HzN 3
• 通常测试条件为2000V, 可以采用步进式(step）增加电压直至打死(fail)，比如500V，1000V，1500V, 2000V till fail，也可以直接2000V。 `b9oH^}n j
• 样品一般为3颗/组，也可以1颗/组(工程时） 9 x{T"'
➢ MM （机器模型）Machine Model：模拟生产加工过程中，生产设备对芯片产生ESD放电 $Q]`+:g*}
• 目前仅日本厂商有强制性要求，JEDEC已经作废 +wT,dUin_<
• 样品一般为3颗/组，也可以1颗/组(工程时） NW!e@;E+i
➢ CDM （人体模型）Charged Device Model：模拟芯片运输过程出现内部电荷累计条件下的ESD放电 P\SD _ 8
• 通常测试条件为200V，500V, 可以采用步进式(step）增加电压直至打死(fail)，比如200V，250V，300V, till fail2000V，也可以直接500V。 <|.S~HLTQ
➢ LU（闩锁测试）Latch-up test：指cmos晶片中, 在电源power VDD和地线GND(VSS)之间由于寄生的PNP和NPN双极性BJT相互影响而产生的一低阻抗通路, 它的存在会使VDD和GND之间产生大电流 `EWeJ(4Z@
• 通常温度通常为室温（25度），也可高温(85度，125度等），通常测试条件为100mA，1.5 x VCC，也可200mA，1.5 x VCC Q9W*)gBv n
• 样品一般为3颗I-test（电流测试），3颗 Vsupply Overvoltage test（过电压测试），共计6颗，也可6颗/组，都测。 /[{?zS{
➢ 曲线测试 IV Curve Trace：量IC 管脚的电压电流（I-V）曲线 i_gS!1Z 2
➢ EOS测试 电过应力测试 Electrical Over Stress ： n=hz7tjaz
• 就是用MK2或者MK4做过压测试➢ TLP测试 Transmission Line Pulse }3)$aI_
• 一般设计公司需要做， 使用TLP脉冲方波评估芯片的ESD性能，可以是Wafer，die或封装后成品。 >@]E1Qfe
• 通常0V打到fail {L<t6A
➢ ESD-gun 静电枪测试 =X% D;2
• 模拟单板、系统外部接口在带电插拔等情况下的ESD放电，板级、系统级ESD测试，不针对芯片进行 #gsAw na3
• 通常电压较高，会打2KV以上，甚至10KV，20KV.➢ EFT Test 电快速脉冲群测试：Electrical Fast Transient q+ )KY
• 板级、系统级ESD测试，不针对芯片进行• 通常都会打2KV，4KV ?\^u},HnE|
➢ Surge Test 浪涌测试，低压雷击测试 5]'iSrp
• 板级、系统级ESD测试，不针对芯片进行，测试电磁干扰能力，检验是否能抵抗脉冲和噪声的干扰• 一般是从Vcc max打到fail, 比如step 0.5V till fail
|