|C\XU5}
| pKk{Q0Rt
按部位分类 |
NW?h~2
技术规范内容 |
@]%c Uj Q
1 | U6_GEBz~y
PCB布线与布局 | Z a1VJ5-
PCB布线与布局隔离准则：强弱电流隔离、大小电压隔离，高低频率隔离、输入输出隔离、数字模拟隔离、输入输出隔离，分界标准为相差一个数量级。隔离方法包括：空间远离、地线隔开。 |
_ud !:q
2 | [b@9V_
PCB布线与布局 | w Y r M2X@
晶振要尽量靠近IC，且布线要较粗 |
; <|m0>X
3 | K_ BF=C.k
PCB布线与布局 | m?<5-"hz
晶振外壳接地 |
4i Z7BD
4 | AW`+lE'?
PCB布线与布局 | c(!{_+q"
时钟布线经连接器输出时，连接器上的插针要在时钟线插针周围布满接地插针 |
@!Q\|
<
5 | EeS VY
PCB布线与布局 | gz"I=9
让模拟和数字电路分别拥有自己的电源和地线通路，在可能的情况下，应尽量加宽这两部分电路的电源与地线或采用分开的电源层与接地层，以便减小电源与地线回路的阻抗，减小任何可能在电源与地线回路中的干扰电压 |
V?Ye^ -29
6 | 8'Bik
PCB布线与布局 | l":Z. J
单独工作的PCB的模拟地和数字地可在系统接地点附近单点汇接，如电源电压一致，模拟和数字电路的电源在电源入口单点汇接，如电源电压不一致，在两电源较近处并一1~2nf的电容，给两电源间的信号返回电流提供通路 |
{ @<EVw
7 | 9vz "rH V
PCB布线与布局 | / 9 soUt
如果PCB是插在母板上的，则母板的模拟和数字电路的电源和地也要分开，模拟地和数字地在母板的接地处接地，电源在系统接地点附近单点汇接，如电源电压一致，模拟和数字电路的电源在电源入口单点汇接，如电源电压不一致，在两电源较近处并一1~2nf的电容，给两电源间的信号返回电流提供通路 |
;=?KQ q f
8 | [d,")Ng
PCB布线与布局 | rfc;
当高速、中速和低速数字电路混用时，在印制板上要给它们分配不同的布局区域 |
=Ev * Q[
9 | 8{J{)gF
PCB布线与布局 | pL)o@-k#%
对低电平模拟电路和数字逻辑电路要尽可能地分离 |
a`uHkRX
)U
10 | t0gLz
J
PCB布线与布局 | }\)O1
多层印制板设计时电源平面应靠近接地平面，并且安排在接地平面之下。 |
[|\BuUT'
11 | TZ%u ;tBH:
PCB布线与布局 | iK uSk~
多层印制板设计时布线层应安排与整块金属平面相邻 |
H-1 y2AQ
12 | Ue)8g#
PCB布线与布局 | ` SO"F,
多层印制板设计时把数字电路和模拟电路分开，有条件时将数字电路和模拟电路安排在不同层内。如果一定要安排在同层，可采用开沟、加接地线条、分隔等方法补救。模拟的和数字的地、电源都要分开，不能混用 |
S, TK;g
13 | R} aHo0r
PCB布线与布局 | ` O|PP3S
时钟电路和高频电路是主要的干扰和辐射源，一定要单独安排、远离敏感电路 |
YDr/Cw> J
14 | Z 2u5 n`K
PCB布线与布局 | g{?]a'?
注意长线传输过程中的波形畸变 |
F;^GhiQVS
15 | .ahYj n
PCB布线与布局 | 1]vrpJw
减小干扰源和敏感电路的环路面积，最好的办法是使用双绞线和屏蔽线，让信号线与接地线（或载流回路）扭绞在一起，以便使信号与接地线（或载流回路）之间的距离最近 |
X(ZouyD<
16 | mOvwdRKn
PCB布线与布局 | /`V:;
增大线间的距离，使得干扰源与受感应的线路之间的互感尽可能地小 |
_e3kO6X
17 | ' | >
PCB布线与布局 | 7 -hSso.'
如有可能，使得干扰源的线路与受感应的线路呈直角（或接近直角）布线，这样可大大降低两线路间的耦合 |
-hIDL'5u-I
18 | Ju "*>66
PCB布线与布局 | NbtNu $%t
增大线路间的距离是减小电容耦合的最好办法 |
LE:nmo
19 | gLef6q{}
PCB布线与布局 | A!Ls<D.
在正式布线之前，首要的一点是将线路分类。主要的分类方法是按功率电平来进行，以每30dB功率电平分成若干组 |
HO(9 )sK
20 | OJ:iQ
PCB布线与布局 | (PmaVwF
不同分类的导线应分别捆扎，分开敷设。对相邻类的导线，在采取屏蔽或扭绞等措施后也可归在一起。分类敷设的线束间的最小距离是50~75mm |
k6vY/ )-S
21 | =c, m)\u/8
PCB布线与布局 | Z
^tF
电阻布局时，放大器、上下拉和稳压整流电路的增益控制电阻、偏置电阻（上下拉）要尽可能靠近放大器、有源器件及其电源和地以减轻其去耦效应（改善瞬态响应时间）。 |
3tlA! e
22 | 3,cZ*4('d
PCB布线与布局 | c`(] j
w
旁路电容靠近电源输入处放置 |
<|'C| J_!
23 | [9E<z2H
PCB布线与布局 | <ZV !fn
去耦电容置于电源输入处。尽可能靠近每个IC |
?=;dNS@i@
24 | {b^JH2,
PCB布线与布局 | v<z%\`y
PCB基本特性 阻抗：由铜和横切面面积的质量决定。具体为：1盎司0.49毫欧/单位面积 OBCRZ
电容：C=EoErA/h，Eo：自由空间介电常数，Er：PCB基体介电常数，A：电流到达的范围，h：走线间距 v~N8H+! d
电感：平均分布在布线中，约为1nH/m SBY
盎司铜线来讲，在0.25mm(10mil)厚的FR4碾压下，位于地线层上方的）0.5mm宽，20mm长的线能产生9.8毫欧的阻抗，20nH的电感及与地之间1.66pF的耦合电容。 |
"&ElKy
7j
25 | a0oM KGW:
PCB布线与布局 | `4'['x
PCB布线基本方针：增大走线间距以减少电容耦合的串扰；平行布设电源线和地线以使PCB电容达到最佳；将敏感高频线路布设在远离高噪声电源线的位置；加宽电源线和地线以减少电源线和地线的阻抗； |
9?M><bBX
26 | K 5SHt'P
PCB布线与布局 | m%-
分割：采用物理上的分割来减少不同类型信号线之间的耦合，尤其是电源与地线 |
jMvWS71
27 | bF'^eR
PCB布线与布局 | `eat7O
局部去耦：对于局部电源和IC进行去耦，在电源输入口与PCB之间用大容量旁路电容进行低频脉动滤波并满足突发功率要求，在每个IC的电源与地之间采用去耦电容，这些去耦电容要尽可能接近引脚。 |
DV(^h$1_
28 | A3C#w J
PCB布线与布局 | ZS@Cd9 *
布线分离：将PCB同一层内相邻线路之间的串扰和噪声耦合最小化。采用3W规范处理关键信号通路。 |
OE(Z)|LF
29 | MH+t`/E0]
PCB布线与布局 | ]R8}cbtU
保护与分流线路：对关键信号采用两面地线保护的措施，并保证保护线路两端都要接地 |
IGj%)_W
30 | _-^Lr
/`G!
PCB布线与布局 | TixXA: Mf
单层PCB：地线至少保持1.5mm宽，跳线和地线宽度的改变应保持最低 |
-o\r]24
31 | 0^Vc,\P?
PCB布线与布局 | Azun"F_f
双层PCB：优先使用地格栅/点阵布线，宽度保持1.5mm以上。或者把地放在一边，信号电源放在另一边 |
h5-<2B|
32 | p-H q\DP
PCB布线与布局 | _N 5$>2
保护环：用地线围成一个环形，将保护逻辑围起来进行隔离 |
}kaU0 P
33 | );*A$C9RA
PCB布线与布局 | U[1Ir92:
PCB电容：多层板上由于电源面和地面绝缘薄层产生了PCB电容。其优点是据有非常高的频率响应和均匀的分布在整个面或整条线上的低串连电感。等效于一个均匀分布在整板上的去耦电容。 |
R <+K&_
34 | ` gIlS^Q
PCB布线与布局 | .R/`Y)4
高速电路和低速电路：高速电路要使其接近接地面，低速电路要使其接近于电源面。 T.vkGB=QZ%
地的铜填充：铜填充必须确保接地。 |
`CP}1W>
35 | F^Yt\V~T
PCB布线与布局 | 85P7I=`*d
相邻层的走线方向成正交结构，避免将不同的信号线在相邻层走成同一方向，以减少不必要的层间窜扰；当由于板结构限制（如某些背板）难以避免出现该情况，特别是信号速率较高时，应考虑用地平面隔离各布线层，用地信号线隔离各信号线； |
HF9d~7R
36 | @tvAI2 W
PCB布线与布局 | Hf
]aA_:
不允许出现一端浮空的布线，为避免“天线效应”。 |
lS. */u*5
37 | xeqAFq=9?
PCB布线与布局 | S.bB.<
阻抗匹配检查规则：同一网格的布线宽度应保持一致，线宽的变化会造成线路特性阻抗的不均匀，当传输的速度较高时会产生反射，在设计中应避免这种情况。在某些条件下，可能无法避免线宽的变化，应该尽量减少中间不一致部分的有效长度。 |
$F!)S
38 | rULrGoM
PCB布线与布局 | tl |Q w";I
防止信号线在不同层间形成自环，自环将引起辐射干扰。 |
"pb,|U
39 | =6Dz<Lq
PCB布线与布局 | gw0b>E8gZ&
短线规则：布线尽量短，特别是重要信号线，如时钟线，务必将其振荡器放在离器件很近的地方。 |
D }1Z TX_
40 | s7?Q[vN
PCB布线与布局 | Suixk'-
倒角规则：PCB设计中应避免产生锐角和直角，产生不必要的辐射，同时工艺性能也不好，所有线与线的夹角应大于135度 |
Aen)r@Y:
41 | zK`z*\
PCB布线与布局 | *xxG@h|5n
滤波电容焊盘到连接盘的线线应采用0.3mm的粗线连接，互连长度应≤1.27mm。 |
?:(BkY,K5
42 | ^zPa^lo-
PCB布线与布局 | (^-i[aJY
一般情况下，将高频的部分设在接口部分，以减少布线长度。同时还要考虑到高/低频部分地平面的分割问题，通常采用将二者的地分割，再在接口处单点相接。 |
X8 uVet]D~
43 | ^NB @wuf7
PCB布线与布局 | <(rf+Ou>I
对于导通孔密集的区域，要注意避免在电源和地层的挖空区域相互连接，形成对平面层的分割，从而破坏平面层的完整性，并进而导致信号线在地层的回路面积增大。 |
+ 5 Yf9
44 | =k#SQ/@
PCB布线与布局 | u 9Wi@sO#
电源层投影不重叠准则：两层板以上（含）的PCB板，不同电源层在空间上要避免重叠，主要是为了减少不同电源之间的干扰，特别是一些电压相差很大的电源之间，电源平面的重叠问题一定要设法避免，难以避免时可考虑中间隔地层。 |
JTw \5j
45 | KUG\C\z6=
PCB布线与布局 | X kZ82w#b
3W规则：为减少线间窜扰，应保证线间距足够大，当线中心距不少于3倍线宽时，则可保持70%的电场不互相干扰，如要达到98%的电场不互相干扰，可使用10W规则。 |
6@`Y6>}$_
46 | k23*F0Dv
PCB布线与布局 | Ur`Ri?
20H准则：以一个H(电源和地之间的介质厚度)为单位，若内缩20H则可以将70%的电场限制在接地边沿内，内缩 1000H则可以将98%的电场限制在内。 |
|A".Mo_5
47 | e;:~@cB,c
PCB布线与布局 | 1{B^RR.
五五准则：印制板层数选择规则，即时钟频率到5MHZ或脉冲上升时间小于5ns，则PCB板须采用多层板，如采用双层板，最好将印制板的一面做为一个完整的地平面 |
<^?64
48 | l?:!G7ie
PCB布线与布局 | q.6$-w
混合信号PCB分区准则：1将PCB分区为独立的模拟部分和数字部分；2将A/D转换器跨分区放置；3不要对地进行分割，在电路板的模拟部分和数字部分下面设统一地；4在电路板的所有层中，数字信号只能在电路板的数字部分布线，模拟信号只能在电路板的模拟部分布线；5实现模拟电源和数字电源分割；6布线不能跨越分割电源面之间的间隙；7必须跨越分割电源之间间隙的信号线要位于紧邻大面积地的布线层上；8分析返回地电流实际流过的路径和方式； |
W)I)QinOH
49 | iGmBG1a\
PCB布线与布局 | TY[{)aH{S
多层板是较好的板级EMC防护设计措施，推荐优选。 |
J,ZvaF
50 | 3dG[ dYj
PCB布线与布局 | \M>}-j`v
信号电路与电源电路各自独立的接地线，最后在一点公共接地，二者不宜有公用的接地线。 |
z}v6!u|iZu
51 | "Gx( -NH+
PCB布线与布局 | X(F 2 5
信号回流地线用独立的低阻抗接地回路，不可用底盘或结构架件作回路。 |
j8*fa
52 | x{IxS?.j+
PCB布线与布局 | #Jt9U1WbF
在中短波工作的设备与大地连接时，接地线<1/4λ；如无法达到要求，接地线也不能为1/4λ的奇数倍。 |
h~rSM#7m
53 | fMaUIJ:Q9
PCB布线与布局 | ?9# }p
强信号与弱信号的地线要单独安排，分别与地网只有一点相连。 |
B`,4M&
54 | #8P9}WTno.
PCB布线与布局 | [!E pv<G
一般设备中至少要有三个分开的地线：一条是低电平电路地线（称为信号地线），一条是继电器、电动机和高电平电路地线（称为干扰地线或噪声地线）；另一条是设备使用交流电源时，则电源的安全地线应和机壳地线相连，机壳与插箱之间绝缘，但两者在一点相同，最后将所有的地线汇集一点接地。断电器电路在最大电流点单点接地。f<1MHz时，一点接地；f>10MHz时，多点接地；1MHz<f<10MHz时，若地线长度<1/20λ，则一点接地，否则多点接地。 |
#% PnZ
/
55 | GaMiu! |,
PCB布线与布局 | yrO \\No#H
避免地环路准则：电源线应靠近地线平行布线。 |
zmk# gk2H
56 | .K>r ao'
PCB布线与布局 | t><Aa Yij_
散热器要与单板内电源地或屏蔽地或保护地连接（优先连接屏蔽地或保护地），以降低辐射干扰 |
/7Z;/|oU
57 | }Z5#{Sd
PCB布线与布局 | jRP.Je@t
数字地与模拟地分开，地线加宽 |
^ mbpt `@
58 | C
FY 3D|
PCB布线与布局 | L=W8Q8hf
对高速、中速和低速混用时，注意不同的布局区域 |
z>$AZ>t%J$
59 | _]W
{)=ap
PCB布线与布局 | L1;IXCc=
专用零伏线，电源线的走线宽度≥1mm |
- gZI^EII
60 | ^Wk.D-
PCB布线与布局 | "|&xUWJ!)
电源线和地线尽可能靠近，整块印刷板上的电源与地要呈“井”字形分布，以便使分布线电流达到均衡。 |
s,Uc cA@
61 | 9l9h*P gt
PCB布线与布局 | [ix45xu7
尽可能有使干扰源线路与受感应线路呈直角布线 |
T\\Q!pY
62 | ni$7)YcF
PCB布线与布局 |
V_*T Y6
按功率分类，不同分类的导线应分别捆扎，分开敷设的线束间距离应为50～75mm。 |
/ 0Z_$Q&e
63 | FFGG6r
PCB布线与布局 | 4O Lq
在要求高的场合要为内导体提供360°的完整包裹，并用同轴接头来保证电场屏蔽的完整性 |
0KknsP 7
64 | \Q[u ?/TF
PCB布线与布局 | #?h#R5:0
多层板：电源层和地层要相邻。高速信号应临近接地面，非关键信号则布放为靠近电源面。 |
/L,VZ?CmtK
65 | }lzUl mRTe
PCB布线与布局 | Dg]( ?^
电源：当电路需要多个电源供给时，用接地分离每个电源。 |
n J H+P!AC
66 | s UX%{|T_
PCB布线与布局 | oW]~\vp^0
过孔：高速信号时，过孔产生1-4nH的电感和0.3-0.8pF的电容。因此，高速通道的过孔要尽可能最小。确保高速平行线的过孔数一致。 |
\yeo-uN8
67 | F6 ?4E"d
PCB布线与布局 | S`ms[^-q*
短截线：避免在高频和敏感的信号线路使用短截线 |
#SiOx/
68 | 'Dl31w%:
PCB布线与布局 | 67zCil
星形信号排列：避免用于高速和敏感信号线路 |
Vm
NC knG
69 | >*v!2=
PCB布线与布局 | ~ x`BV+R
辐射型信号排列：避免用于高速和敏感线路，保持信号路径宽度不变，经过电源面和地面的过孔不要太密集。 |
kae &,'@JF
70 | C FqteY"
PCB布线与布局 | 'yG9Rt
地线环路面积：保持信号路径和它的地返回线紧靠在一起将有助于最小化地环 |
u* /.
71 | M7rVH\:[-
PCB布线与布局 | '5j$wr zt
一般将时钟电路布置在PCB板接受中心位置或一个接地良好的位置，使时钟尽量靠近微处理器，并保持引线尽可能短，同时将石英晶体振荡只有外壳接地。 |
E>xd*23+\
72 | `4V_I%lJ&
PCB布线与布局 | P~Cx#`#(V
为进一步增强时钟电路的可靠性，可用地线找时钟区圈起隔离起来，在晶体振荡器下面加大接地的面积，避免布其他信号线； |
Q)}_S@v|%
73 | 9Yg= 4>#$
PCB布线与布局 | 3LKL, z
元件布局的原则是将模拟电路部分与数字电路部分分工、将高速电路和低速电路分工，将大功率电路与小信号电路分工，、将噪声元件与非噪声元件分工，同时尽量缩短元件之间的引线，使相互间的干扰耦合达到最小。 |
83i o@*D
74 | uH'n.d"WG
PCB布线与布局 | f>d aK9$(
电路板按功能进行分区，各分区电路地线相互并联，一点接地。当电路板上有多个电路单元时，应使各单元有独立的地线回各，各单元集中一点与公共地相连,单面板和双面板用单点接电源和单点接地. |
XI#1)
75 | FSnF>3kj-
PCB布线与布局 | vvEr}G
重要的信号线尽量短和粗,并在两侧加上保护地，信号需要引出时通过扁平电缆引出，并使用“地线—信号—地线”相间隔的形式。 |
A 1`y_
Aj
76 | "/v{B?~%!
PCB布线与布局 | #Fx$x#Gc@y
I/O接口电路及功率驱动电路尽量靠近印刷板边缘 |
Kts #e:k@
77 | iXl6XwWT%8
PCB布线与布局 | uh`W} n
除时钟电路此，对噪声敏感的器件及电路下面也尽量避免走线。 |
\bJ,8J1C
78 | L IM
cZh ;
PCB布线与布局 | 58F jzW
当印刷电路板期有PCI、ISA等高速数据接口时，需注意在电路板上按信号频率渐进布局，即从插槽接口部位开始依次布高频电路、中等频率电路和低频电路 ，使易产生干扰的电路远离该数据接口。 |
v[efM8
79 | 1an?/j,
PCB布线与布局 | saMv.;s
1^
信号在印刷线路上的引线越短越好，最长不宜超过25cm，而且过孔数目也应尽量少。 |
[o]^\a y
80 | y^"[^+F3 .
PCB布线与布局 | ~@8r-[
在信号线需要转折时，使用45度或圆弧折线布线，避免使用90度折线，以减小高频信号的反射。 |
(7 i@ @
81 | D@ :w/W
PCB布线与布局 | I"/p^@IX
布线时避免90度折线，减少高频噪声发射 |
7aAT
82 | wBr$3:
PCB布线与布局 | D,FX&{TYU
注意晶振布线。晶振与单片机引脚尽量靠近，用地线把时钟区隔离 起来，晶振外壳接地并固定 |
> ^vyp!
83 | >_9w4g_<
PCB布线与布局 | -8;@NAUa
电路板合理分区，如强、弱信号，数字、模拟信号。尽可能把干扰源（如电机，继电器）与敏感元件（如单片机）远离 |
Q2wEt
>0a
84 | DQ'yFPE
PCB布线与布局 | 2 , bo
用地线把数字区与模拟区隔离，数字地与模拟地要分离，最后在一 点接于电源地。A/D、D/A芯片布线也以此为原则，厂家分配A/D、D/A芯片 引脚排列时已考虑此要求 |
*_Y{wNF *
85 | d51.Tbt#%7
PCB布线与布局 | <w@z iUr
单片机和大功率器件的地线要单独接地，以减小相互干扰。 大功率 器件尽可能放在电路板边缘 |
di^E8egR$
86 | o[C,fh,$
PCB布线与布局 | }A@ op+0E
布线时尽量减少回路环的面积，以降低感应噪声 |
\^7D% a=;C
87 | ILs w'
PCB布线与布局 | 2)O- EAn
布线时，电源线和地线要尽量粗。除减小压降外，更重要的是降低耦 合噪声 |
JO*} \Es
88 | j6zZ! k
PCB布线与布局 | M<' AM 4
IC器件尽量直接焊在电路板上，少用IC座 |
#SNwSx&
89 | i9KQpWG:
PCB布线与布局 | 4`(b(DL]
参考点一般应设置在左边和底边的边框线的交点(或延长线的交点)上或印制板的插件上的第一个焊盘。 |
kNW}0CDgs
90 | v(uYso_
PCB布线与布局 | v[S>
布局推荐使用25mil网格 |
udCum4
91 | ; MD6iBD
PCB布线与布局 | {(o$? =
总的连线尽可能的短，关键信号线最短 |
|8xu*dVAp4
92 | R $vo
PCB布线与布局 | TL%2?'G
同类型的元件应该在X或Y方向上一致。同一类型的有极性分立元件也要力争在X或Y方向上一致，以便于生产和调试； |
AF-4b*oB
93 |
{*EA5;
PCB布线与布局 | pDW4DF:`(
元件的放置要便于调试和维修，大元件边上不能放置小元件，需要调试的元件周围应有足够的空间。发热元件应有足够的空间以利于散热。热敏元件应远离发热元件。 |
,MH9e!
94 | 6pyLb3[e
PCB布线与布局 | njO5 YYOu
双列直插元件相互的距离要>2mm。BGA与相临器件距离>5mm。阻容等贴片小元件相互距离>0.7mm。贴片元件焊盘外侧与相临插装元件焊盘外侧要>2mm。压接元件周围5mm内不可以放置插装元器件。焊接面周围5mm内不可以放置贴装元件。 |
kB41{Y -
95 | sn.Xvk%75
PCB布线与布局 | 8T3j/ D<r
集成电路的去耦电容应尽量靠近芯片的电源脚，高频最靠近为原则。使之与电源和地之间形成回路最短。 |
_0Mt*]L }
96 | "?_r?~sJx
PCB布线与布局 | Aw]W- fx
旁路电容应均匀分布在集成电路周围。 |
tvh)N{j
97 | i+`N0!8lY
PCB布线与布局 | }E?{M~"<
元件布局时，使用同一种电源的元件应考虑尽量放在一起，以便于将来的电源分割。 |
9?4EM^ -
98 | 8KQD
w:
PCB布线与布局 | 9rO,h|L
用于阻抗匹配目的的阻容器件的放置，应根据其属性合理布局。 |
(<|NerwD
99 | "qb1 jv#to
PCB布线与布局 | 3 zV{cm0
匹配电容电阻的布局 要分清楚其用法，对于多负载的终端匹配一定要放在信号的最远端进行匹配。 |
-Re4G78%
100 | %XIPPEHU
PCB布线与布局 | Yv}V =O%
匹配电阻布局时候要靠近该信号的驱动端，距离一般不超过500mil。 |
| | |