十大半导体采购商

近日，美国市场研究机构Gartner发布了“2019年全球十大半导体采购商”榜单。

该榜单显示，由于受到总体经济趋缓、内存芯片价格下降的影响，导致2019年全球领先的原始设备制造商（OEM）降低了半导体开支。2019年全球半导体支出金额滑落至4183.02亿美元，也就是2.9万亿人民币，较去年同期减少近11.9%，这其中主要是受到记忆体价格下滑带来的影响。

而全球前5五大半导体买家名单却与2018年相同，依旧是苹果（Apple）、三星（Samsung）、华为（Huawei）、戴尔（Dell）以及联想（Lenovo），但排名则出现些微变。

Gartner的数据显示，排名前三变化为苹果、三星、华为。

◆ 苹果：2019年苹果的半导体开支为361.3亿美元，占全球市场比重的8.6%，由此超越三星成为全球最大的半导体买家，苹果的智能穿戴装置产品Apple Watch与AirPods的热卖，可能是推升苹果重登全球最大半导体买家的主要原因。◆ 三星：2019年三星的半导体开支为334.05亿美元，占全球市场比重的8.0%，由于主力产品存储芯片的行情恶化而退居第二。但相比于2018年降低21.4%。同时也是排名前十的公司中跌幅最大的企业。从2019年三星手机工厂撤出中国也可以看出三星电子市场份额下滑的颓势。◆ 华为：2019年华为的半导体开支为208.84亿美元，约占全球比重的5.0%，尽管中美贸易战对其带来了不利影响，但受到智能手机业务的持续推动，进而保住了第三的位置。华为的整体营运依然表现不错。苹果和三星都在下降，表明华为产品份额在逆势增长。这都要归功于华为的全球战略和强大的研发。◆ 戴尔与联想在去年半导体支出分别为 62.57亿美元，和160.53亿美元，分别占全球比重3.9%及3.8%，维持全球第四大及第五大半导体买家排名。步步高（BBK Electronics）、惠普公司（HP Inc.）和惠普企业（Hewlett Packard Enterprise）分居第六、第七和第九位，而鸿海排名第十位。

变化比较大的是小米公司，2019年小米的半导体开支为70.16亿美元，排名从2018年的第10名一跃成为2019年的第8名，市场份额1.7%，涨幅为1.4%，支出金额为70.16亿美元（约500亿人民币）。虽然支出金额为华为公司的三分之一，但小米是唯一一家2019年度半导体支出高于2018年度的企业，充分表明小明公司2019年出货量较2018年有明显增长。这得益于小米高性价比的产品战略。在整个排行榜中，前10名的企业中我们国家有5家，分别为华为、联想、步步高、小米、鸿海。半导体芯片支出金额约占全齐总支出的15%，5家企业之和还低于（苹果+三星）之和16.6%。所以在这方面我们还有很远的路要走。

此外，Gartner高级首席分析师Masatsune Yamaji指出，2019年全球市场不确定性及总体经济趋缓，对半导体买家带来了极大冲击。中美贸易战、英国脱欧、日韩关系紧张、香港抗争等政治冲突增加，导致全球经济成长速度下降。

总体经济环境使各种电子设备需求降温，2019年整体电子设备营收减少47亿美元，较2018年下滑0.2%。2019年底，一年一度的“中国集成电路设计业2019年会”（ICCAD 2019）在南京举行，电子产品世界记者访问了EDA、设计服务厂商和代工厂的老总，请他们回顾和分析了2019年的热点，并展望了2020及未来的设计业下一个浪潮。△受访人从左至右：Mentor, a Siemens Business荣誉CEO Walden C. Rhines博士，芯原微电子（上海）股份有限公司董事长兼总裁戴伟民博士，Socionext中国事业部总经理刘珲，和舰芯片制造(苏州)公司销售副总经理林伟圣

01
2020年芯片业或有所增长；国产芯片制造繁忙

Mentor, a Siemens Business荣誉CEO Walden C. Rhines指出，2019年的行业发展略显平淡，其中一个主要原因是由于存储器的价格一直没能反弹，2020年在5G 商用等因素的作用下，可能会出现一些积极的增长。

IC设计正在大量增长，因为很多公司都在加入IC设计阵营，不管多芯片还是多Chiplet(芯粒)的设计增长都很剧烈。EDA公司现在也可能变成系统级设计的公司，EDA的增速很快。

芯原公司董事长兼总裁戴伟民：①关于中美贸易摩擦，我们不应该、也不可能与美国隔离开来。美国不可能脱离中国市场，中国也不可能完全自主制造。中国提出安全可靠，但安全可靠不一定需要全部重新开发，引进、消化、吸收、再创新也是创新，不一定全部是原创，但是要重视知识产权。②20年前，台积电、联电等开创了代工业务，带来了代工业和无晶圆厂IC设计公司的辉煌。下一步，硅平台服务、设计服务将引领设计业从“重设计”到“轻设计”的转变，前者解决了固定成本问题，后者解决了运营成本问题。

Socionext中国事业部总经理刘珲：对中国业务是长期看好的。如果展望近期的2020、2021，看好5G基础设施在国内带来的机会。物联网有端、管、云三部分，在管、云部分，Socionext布局有云上服务器芯片、视频流媒体芯片、无线通信芯片等。随着5G商用的加速推进，汽车作为新型的端，Socionext同时积极布局汽车电子业务，面向中国市场提供多套自动驾驶解决方案。

和舰芯片制造(苏州)公司销售副总经理林伟圣：2020将是个好年，至少上半年景气状况会很好。国产芯片化方面，和舰在苏州、联芯在厦门，产能无论是8英寸还是12英寸，都可以满足国内芯片特色工艺制造的需要。

2019年底，8英寸和12英寸晶圆的需求是全面提升的。原因如下。

1）最大的推动力还是国产替代，尤其是在国内的供应链，无论是代工制造或是后端封装，这部分产能利用率都往上提升，甚还出现了产能短缺。例如对和舰工艺的需求是全面性的，尤其是模拟与电源管理IC，这和国内某些系统厂商要求国产芯片取代是有关的。

2）12英寸也是在多方应用起来，配合IoT应用的蓝牙、Wi-Fi、智能家居用应用的芯片也跟着起来了；另外蓝牙在TWS的需求也增长。

3）和屏相关的芯片。前两年，TDDI是在80 nm高压节点的需求多，所以当时造成短缺；但2019下半年是各个节点的高压工艺需求上来——80、55、40 nm的产能都紧缺，

4）除了上述的特色工艺外，多个产品应用也会从过去的55 nm工艺，因为低功耗或多集成往40 nm或28 nm演进

02
芯粒升温，从“重设计”向“轻设计”转变

2.1 对Chiplet（芯粒）模式的看法

ICCAD2019年会上，芯原公司董事长兼总裁戴伟民博士在主题讲演中提到了重视Chiplet(芯粒)。Chiplet类似于IP，但不是以软件形式出现，而是以裸片(die)形式提供。Chiplet可将不同工艺节点、不同材质、不同功能的裸片封装在一起，可以缩短芯片开发周期，降低芯片设计总成本。

实际上，Chiplet是2015年由Marvell创始人周秀文（Sehat Sutardja）博士在ISSCC2015上提出的，但那时提出早了一点，现在Chiplet逐渐得到了业界的认同，因为现在最先进的制程工艺已到了7 nm、5 nm，而且这几年封装技术也进步了，所以台积电搞封装是有道理的，不是下游的封装业务台积电也要通吃，而是看到了封装是一个很现实的问题，可以使芯片提早上市（如下图）。
Chiplet可以解决很多问题，例如以下两个方面。

1）存储器接口IP的问题。早期一家公司曾提出过基础 cash（缓存）的概念，可用存储器（memory）缓存的技术节省成本，无论是服务器还是笔记本电脑，只要不是用DRAM，理论上可以省一半成本。但存储器控制/cash技术当时比较复杂、成本高，后来NAND闪存便宜了，Chiplet就可以做了。存储器控制/缓存的接口无需7nm、5nm等最先进的制程，可以放在Chiplet中。

但是阻碍Chiplet普及的一个最关键问题是还不太成熟。当然业内已经在努力做了，最近也制定了一些标准，接口也是开放的，封装技术也越来越好。

2）IP做成Chiplet后，可以多代使用、几家共用，以节省成本。例如，一家美国云平台公司要做视频转码，找到芯原寻求解决方案。因为编码技术不是通用的（因为涉及到编码的用途不同：是否要把信息传到后台？），编码里有很多智慧，而且每个设计师的方法都不同，有可能忙了半天，最后编码还没别人做的好，为什么要养一个团队做编码？但是AI部分可能是客户自己想掌握的。于是芯原建议该公司做SoC，把该公司的AI放进来。但是，该公司认为开一颗芯片太贵了，也没有多少量；再有，也许明年自己的AI又更新换代了（注：今年AI，明年也许是用FPGA等），客户都可以搞定，所以该公司希望给他一个Chiplet，把编解码放在Chiplet里。而且接口也不是该客户独有的，可以是开放的。芯原发现这个想法很好，不仅为一家开Chiplet，几家共用也可以，这样就大大降低了成本。
在此，戴伟民博士也感悟到“轻设计”的重要性，就是做自己有优势的部分，不要做自己没优势的部分（do less for more），而不要do more for less。例如，大众商品（commodity）就不要做了，要做有特色的东西。例如以色列公司在轻设计方面做得就很好，没多少人，几十上百人，做得很快，最后被苹果等大公司收购。而我们国内，经常靠成千上万的人来做设计。

Socionext中国事业部总经理刘珲补充道，Chiplet产生的源头来自于数字逻辑在工艺上的演进速度比模拟要快。数字不存在多次迭代，但模拟需要多次迭代，赶不上数字对工艺的要求，因此模拟IP技术在早期工艺导入时，很难匹配数字芯片的进度要求。

不过，Chiplet遇到如下3个挑战。

1）实现。①Chiplet和模拟接口存在标准化的问题，谁在后面驱动标准化？②模拟和数字接口之间的数据量可能会非常大、高速，因为现在数字在往先进工艺节点走。

2）功耗。如此大的数据量，通过die（裸片）与die之间的互联，功耗肯定是一个挑战。

3）规模化。正如芯原戴伟民博士所说，互联网公司没有那么大的量（因为是碎片化应用），这样的场景有可能会需要这样的技术，它对大量的场景诉求不是那么强烈。

但是Chiplet最大的优点在于它能解决两大问题，一是在先进工艺节点早期阶段，一些复杂高速的模拟或接口电路的有无问问题；另一个是灵活性问题，例如有些芯片在不同场景下，对接口或模拟的通道数要求不同，如果都集成在一颗die上的话缺乏灵活性，PPA方面难以做到最优。Chiplet通过数字和模拟更好地解决场景化的灵活性问题。

Mentor, a Siemens Business 荣誉CEO Walden C. Rhines指出，Chiplet是IC不可避免的下一步。在芯片的集成方面，①摩尔定律往下走，这给我们在不同模具上开发新功能的机会。它还可以去集成一些异构的技术，包括模拟混合信号、射频等，可以封装在同一个芯片里。②Chiplet不是新技术，已经有很多模块，例如手机里的射频就有这样的封装，里面有各种各样的组件是放在一起的。
芯片失效分析实验室介绍，能够依据国际、国内和行业标准实施检测工作，开展从底层芯片到实际产品，从物理到逻辑全面的检测工作，提供芯片预处理、侧信道攻击、光攻击、侵入式攻击、环境、电压毛刺攻击、电磁注入、放射线注入、物理安全、逻辑安全、功能、兼容性和多点激光注入等安全检测服务，同时可开展模拟重现智能产品失效的现象，找出失效原因的失效分析检测服务，主要包括点针工作站（Probe Station）、反应离子刻蚀（RIE）、微漏电侦测系统（EMMI）、X-Ray检测，缺陷切割观察系统（FIB系统）等检测试验。实现对智能产品质量的评估及分析，为智能装备产品的芯片、嵌入式软件以及应用提供质量保证。

2.2 轻设计是否会引起同质化？

芯原公司董事长兼总裁戴伟民否认以上观点，例如我们用一样的EDA工具做设计，也没有产生同质化；设计的芯片都在TSMC（台积电）等代工厂生产，也没有同质化。因此要具体分析，例如也许我设计的芯片的layout（布局）比你小，我的就有竞争力。如果今天你芯片公司没有一半人做软件，这就有问题了，因为今天你在做系统，不是componet（元器件），二者的意义是不一样的。而且你的架构、对市场的定位也非常重要，特别是核心竞争力很重要，核心部分的技术不能外包。

如果你的核心竞争力强，编解码一定会比像芯原这样的IP公司做得好吗？未必。因为芯原和谷歌、英特尔等大公司有合作，这些大客户给芯原很多意见反馈，芯原有丰富的经验。如果你自己做不合算，好不容易做出来了，过段时间又落后了。所以非核心部分，不一定要自己做。

的确不能同质化，但为什么现在出现了从“重设计”向“轻设计”的转移？因为现在需要很多定制化。前两次浪潮是以家电、PC、手机为代表，它们是标准芯片，无需定制。但是物联网时代定制的比通用的好，因为物联网是碎片化的和AI异构，就带来了第3次产业转移（前2次分别是家电、PC和手机）。20年前从有制造到无制造（fabless），现在是从“重设计”到“轻设计”。怎么轻？根据各家的情况不一样。但基本原则是：有了核心竞争力就用insource（内部资源），没有核心竞争力就用outsource（外包）。

CAPEX（资本性支出）是固定成本，实际上fabless也很贵，IP贵，人贵（上海的工资马上要超过台湾，已经比日本贵了），所以这是我们遇到的挑战，我们的应用成本太高。

其实轻设计，对于不同公司，轻的程度不同。①对于初创公司，往往资金有限、人手不足，必须要轻，自己全做不可能。对于成熟公司，代工厂帮助解决了固定成本，如果按研发占销售的20%~30%，毛利一定要到50%，所以毛利一降到40%就出售，这在外人看来很不理解：明明很赚钱为何就出售了？因为若不能卖掉，股票反而会跌，甚至关掉都比不卖好。但是，如果你的研发占销售的数字不是20%~30%，而是14%~15%，那就不要卖了，公司就可以存在。轻设计，可以解决运营成本（OPEX）问题，但是轻的程度不同。

②系统公司是不是也要建一个芯片团队呢？互联网公司是不是能做芯片、做得好呢？实际上他们与芯片公司的DNA就不同。因为软件通常6个月就能做好，芯片要做更长时间，很难接受。所以可以看到这样的现象：很多系统公司和互联网公司号称马上要做芯片，做了后知道不那么容易。实际上，系统公司和互联网公司没有必要自己做，凡事熟能生巧，别人重的我就要轻，EDA公司、代工厂、硅平台服务和设计服务公司都是交了多年的学费的，例如芯原已发展了18年才做到今天。

03
毛利率：国内设计公司中，前10为何比前100低？

在ICCAD 2019上，中国半导体行业协会IC设计分会理事长魏少军教授在行业年度报告中称：近年来，尽管10大设计企业的规模在持续增长，但盈利能力并没有同步提升，10大设计企业的平均毛利率已经连续3年比排名前100的设计企业平均毛利率要低。

那么，为何排名前10的毛利率比前100的利润低？

Mentor荣誉CEO Walden C. Rhines指出：这种案例可能是不具有代表性的。如果更长期地看，至少看5年，你就会发现，其实是没有这样的关系的。

如果从更高层面看，半导体行业中有最高的毛利率是FPGA的公司，大概有65%的毛利率。第2是模拟信号公司。这两个案例当中，高价格可能是因为客户很难更换供应商；而且产品的生命周期很长。微处理器也是这样，由于基于软件，很难更换微处理器，因此微处理器有50%~60%的毛利率。毛利少的有存储器，在1995年时，目前最大的3家存储器制造商——三星、SK海力士和美光，只有50%的市场份额，现在3家占95%，所以它们现在的盈利能力增加了。

芯原公司董事长兼总裁戴伟民解释道：特殊领域的芯片可能毛利率好一点。但是做大批量的消费类市场的毛利率较低，这可能也是中国的国情。如果本土企业一旦技术强了，就可以把毛利率增加。因为一些本土企业选择量大的红海/血海做，靠降低价格来占领市场，但是这些本土企业可能没有特别大的技术的优势，所以营收高、毛利低。

和舰芯片制造(苏州)公司销售副总经理林伟圣补充道：①国内大部分公司主要是做取代型的市场。取代型市场无外乎产品和功能类似，最后就是拼价格；如果在创新层面做，可以提高ASP（平均售价）。②一些初创公司会用非常低的价格去扰乱市场，就会把整体市场的报价拉下来，因为市场竞争，造成毛利下降。

04
AI芯片为何在2019遇冷？

现在国内做AI的设计公司很多，可谓八仙过海，各显其能，有的从算法向芯片做，有的从芯片向算法做，架构上，有GPU、FPGA、TPU等，到底应该怎么做呢？为何经历了2018年的AI热潮后，2019年出现了冷却、降温？芯原公司董事长兼总裁戴伟民：①提到算法，搜索一下，网上有很多。实际上，几十年来AI算法是很多的。不过，只有好的算法是不完全的。②把算法变成芯片后，初创公司的估值可能就增加10倍。但是，做出芯片来，芯片要有地方用。所以现在问题是芯片估值很高，接下去为什么2019年下半年没那么容易了？你的demo（演示）很好，放在哪里，谁用？现在比较好的落地是刷脸、监控，其他的还没有看到特别好的应用。③AI芯片也是芯片，不是比其他芯片高级很多。真正高级的是在云上做训练，这方面很少看到有国内企业在做。提到算法，大数据是永远不够大的；因此现在讲小数据，因为有的时候没有大数据就不能做了吗？大数据也不是绝对好，因为尽管大数据有99.99%及以上的准确率，也难免有严重后果（注：但如果用大数据下棋，下输了没关系，后果不算严重）。现在的问题是，有的数据不要那么大，有的数据是没用的，而小数据也可以做点事，这才是真正可以研究的，国内可以在这方面花大力气。

Socionext中国事业部总经理刘珲补充道：AI芯片不在于用什么架构来做。AI芯片要成功，最重要的还是落地，紧耦合一个行业，深耕行业，对这个行业理解，然后把这个AI芯片硬件做到符合行业的要求。

和舰芯片制造(苏州)公司销售副总经理林伟圣称：AI是IP还是芯片？他认为AI目前来看在某些应用是类似IP，如要变成通用的IC放在所有场景里面做，是很挑战的。

Mentor, a Siemens Business荣誉CEO Walden C. Rhines认为中国非常适合AI，他指出：如果回顾半导体的历史，可以看到它是向前推进的历史。例如台式电脑、手提电脑、手机……，一代比一代强。同样，AI、机器学习确实有了新的进展，而中国无疑成为了重要的角色，所以中国正在努力发展自有的芯片、系统、算法等，并且能够共同努力，震撼想要进入市场的公司们。

05
RISC-V的最大挑战

芯原公司董事长兼总裁戴伟民也是中国RISC-V产业联盟理事长。那么，RISC-V的最大挑战是什么？有人认为是碎片化。

实际上，RISC-V除了碎片化，还有小部分的专利问题。伯克利是不会告的，因为指令集是开源、免费的，没有问题。但是写成RTL以后，这里就有专利，像IBM、英特尔，arm、MIPS的处理器核一样，也要注意。

关于真假RISC-V和碎片化问题，实际上不是难事，各种RISC-V组织可以加强合作和兼容，做一些测试即可。

另一个角度看，碎片化不一定是坏事。物联网本身就是碎片化的，才需要定制化，RISC-V才开始出现。
06
系统化设计时代，哪家EDA公司来主导？

现在EDA公司都在讨论系统化设计，从IC到PCB模块，再到IC，甚至从初期产品设计架构的时候就开始了，Mentor, a Siemens Business在此有何行动？

Mentor, a Siemens Business荣誉CEO Walden C. Rhines：Shift-Left已经存在一段时间，Mentor, a Siemens Business等公司一直在把验证往前端移（左移），例如高层次（HDL）综合，能够在整个设计流程当中，在很早的时候就排除一些错误。不仅如此，Mentor, a Siemens Business还构建了整合PCB和IC的设计架构，这样数据可以自由地前后流动，自动地转换数据的格式，可以辅助IC的设计。

被西门子并购后，结合西门子的观点：今天所做的一切最终都会被虚拟化，双方基于数字双胞胎技术发展出更多解决方案，包括整个IC流程、电子系统流程，还囊括机械、制造、支持、晶圆厂等所有领域都有虚拟的数字双胞胎，即所有的设计及理念的形成，都是在一个虚拟的环境中进行的，而不是在现实环境中。所以我们可以先在虚拟环境中进行设计，再到真实的场景中进行测试。好处是早期做这样的模型，可以更早、更快地检测到问题，这样可降低设计成本，提高可靠性，让设计更加可控。

那么既然如此，哪家EDA公司会主导整个IC的生态和IP？

Walden称：在整个生态环境中，谁来主导，这像一个进化的问题。历史上来看，一直有3家大型的EDA公司，这个现象一直是很稳定，原因是没有一家可以做到各项都是最强的、面面俱到的。新思主导了逻辑综合市场，Mentor, a Siemens Business在验证上有很高的市场份额，Cadence在Layout（布局）上很强。现在希望各家都有整合的工艺流程，大家会建立一个标准化的界面，让客户可以用不同的工具，解决不同的问题。

有人认为，随着时间的推移，三足鼎立的局面会消解，但Walden认为不是，反而会不断加强和稳固，因为各家现在会进一步加强特色技术。对于Mentor, a Siemens Business，借助于西门子的数字双胞胎技术，其自身业务也在过去2年内实现了飞速增长。，在Walden看来，与西门子的良好协同让原来的Mentor能够更好地迎合市场的发展趋势，加上系统公司对于系统需求的不断增加，也为EDA厂商带来了更多机遇。

注：魏少军教授在ICCAD2019的讲演原话：“根据对排名前100名的设计企业统计，平均毛利率预估34.2%，比上年的32%，上升了2.2个百分点。从最近几年情况看，排名前100的设计公司毛利率一直徘徊在30%左右，总体改善不大。10大设计公司平均毛利率为32.2%，比2018年的31.7%，提升了零点几个百分点。

尽管10大设计企业总的毛利率在增加，但是也有个别企业毛利率下降，部分企业的毛利率偏低，甚至出现了负毛利率。近年来，10大设计企业的规模在持续增长，但盈利能力并没有同步提升，10大设计企业的平均毛利率已经连续3年比排名前100的设计企业平均毛利率要低，这个情况不是太好。”

在晶圆代工龙头台积电将于 2020 年正式量产 5 纳米制程，而竞争对手三星也在追赶的情况下，目前两家公司也在积极研发更先进的 3 纳米制程。这些先进半导体制程能研发成功，且让未来生产良率保持一定水准，光刻机绝对是关键。就台积电与三星来说，最新极紫外光刻机（EUV）早就使用在 7 纳米制程，未来 5 纳米制程也将会继续沿用。至于更新的 3 纳米制程，目前光刻机龙头──荷兰商ASML也正研发新一代极紫外光刻机，以因应市场需求。

根据外电报导，目前 ASM出货的 EUV 光刻机主要是 NXE:3400B，以及进化版的 NXE:3400C 两款型号。基本上两种型号的 EUV 光刻机构造相同，但是 NXE:3400C 采用模组化设计，维护更加便捷，平均维修时间将从 48 小时缩短到 8 到 10 小时，可支援 7 纳米及 5 纳米制程的生产需求。此外，NXE:3400C 的产能，也从 NXE:3400B 每小时处理晶圆数的 125WPH，提升到了 175WPH，达到其更好的效率。

随着台积电与三星在 7 纳米 EUV 制程量产，ASM的 EUV 光刻机需求也快速攀升。根据 2020 年 1 月 ASM公布的 2019 年第 4 季及当年全年财报显示，光是 2019 年第 4 季，ASM就出货了 8 台 EUV 光刻机，并收到 9 台 EUV 光刻机订单。全年 EUV 光刻机订单量达到了 62 亿欧元，总计出货了 26 台 EUV 光刻机，比 2018 年 18 台有显著成长，使 EUV 光刻机对 ASM的营收占比，从 2018 年 23% 提升到 31%。

在此情况下，随着 2020 年台积电与三星 5 纳米制程的相继量产，这将对于 EUV 光刻机的需求进一步提高。根据 ASM预估，2020 年将会交付 35 台 EUV 光刻机，2021 年进一步提高到 45~50 台交付量。不仅如此，ASM还针对后续更为先进的 3 纳米、2 纳米制程的需求，开始规划新一代 EUV 光刻机 EXE:5000 系列。

报导进一步指出，EXE:5000 系列将会把物镜系统的 NA（数值孔径）由上一代的 NXE:3400B/C 的 0.33，提升至 0.55，如此可达成小于 1.7 纳米的套刻误差，每小时处理晶圆数也将提升至 185WPH。根据 ASM公布的资讯显示，EXE:5000 系列光刻机预计最快在 2021 年问世。不过首发设备还是样机，所以最快要到 2022 年或 2023 年才能量产交付客户。

而如果按照目前台积电的和三星的进度来看，台积电在 2020 年量产 5 纳米制程，而 3 纳米制程预计最快可能也要等到 2022 年才会量产。至于，三星方面，按照规划，在 6 纳米 LPP 制程之后，还有 5 纳米 LPE、4 纳米 LPE 两个制程节点，之后将进入 3 纳米制程。规划的 3 纳米制程分为 GAE（GAA Early）及 GAP（GAA Plus）两世代。其中， 2019 年 5 月三星就宣布 3 纳米 GAE 的设计套件 0.1 版本已经准备完成，可以帮助客户启动 3 纳米制程的设计。只是从设计到量产，预计还要一段时间，其中还有试产的部分，因此预估量产时间最快要等到 2022 年之后。

据了解，目前台积电方面的 3 纳米制程研发进展顺利，已经开始与早期客户进行接触。而台积电新投资新台币 6,000 亿元的 3 纳米新竹宝山厂也于 2019 年通过了用地申请，预计将于 2020 年正式动工。届时完成之后，应该就会看到 ASM的新一代 EXE:5000 A 系列光刻机进驻，生产更先进的半导体芯片。

查看本帖完整版本: [-- 十大半导体采购商 --] [-- top --]