芯片测试操作步骤

技术实现要素：
针对现有技术中测试芯片中存在的上述问题，现提供一种旨在对芯片执行测试的同时可将测试形成的测试结果进行保存，从而有效减少数据存储消耗的时间，有效的提高了测试效率的芯片测试的方法。
具体技术方案如下：
一种芯片测试的方法，应用于芯片测试系统中，通过所述芯片测试系统对芯片执行测试以及将所述芯片的测试结果进行保存，所述测试芯片系统中包括多个测试项，其中，于所述测试系统中创建一测试线程，以及一存储线程；
预先在所述测试系统的一个处理周期内，定义所述测试线程执行测试的测试时间以及所述存储线程执行存储的存储时间，其中所述处理周期等于所述测试时间和所述存储时间之和；
包括以下步骤：
步骤S1、所述测试线程被启动后，在所述测试时间内调用所述测试项对所述芯片执行测试，以获得测试结果；
步骤S2、所述测试线程于测试结束后，调用所述存储线程，所述存储线程在所述存储时间内对所述测试结果进行保存。
优选的，获取所述测试时间以及所述存储时间的方法为：
步骤A1、将所述测试线程单独执行测试占用的时间定为R；
步骤A2、将所述存储线程单独保存所述测试结果占用的时间定为S；
步骤A3、根据R/(R+S)，获取所述测试线程的权重；
步骤A4、根据S/(R+S)，获取所述存储线程的权重；
步骤A5、根据所述测试线程的权重、所述存储线程的权重以及所述处理周期，分别获取所述测试线程的所述测试时间和所述存储线程的所述存储时间。
优选的，所述测试系统包括一处理器，所述测试系统包括一内存以及外部存储单元；
在所述测试线程调用所述测试项对所述测试芯片执行测试，并将所述测试结果记录在所述内存中，所述存储线程于所述内存中将所述测试结果存储至所述外部存储单元。
优选的，所述测试线程执行测试的方法包括，包括以下步骤：
步骤B1、判断所述测试线程执行的所述测试时间是否结束；
若是，执行步骤S2；
步骤B2、所述测试线程继续调用所述测试项对所述芯片执行测试，以形成所述测试项对应的测试结果。
优选的，所述存储线程执行测试的方法，包括以下步骤：
步骤C1、判断所述存储线程执行的所述存储时间是否结束；
若是，进入下一所述处理周期，并返回步骤S1；
步骤C2、所述存储线程继续将获取的所述测试结果进行保存。
优选的，所述测试系统包括一处理器，所述处理周期为所述处理器的时间周期。
优选的，所述测试线程的启动优先级高于所述存储线程的启动优先级。
优选的，所述外部存储单元为非易失性存储器。
上述技术方案具有如下优点或有益效果：在一个测试周期内通过测试线程对芯片执行测试形成测试结果的通时，由存储线程对测试结果执行保存，有效减少数据存储消耗的时间，提高了测试效率的芯片测试。
附图说明
参考所附附图，以更加充分的描述本发明的实施例。然而，所附附图仅用于说明和阐述，并不构成对本发明范围的限制。
图1为本发明一种芯片测试的方法实施例的流程图；
图2为本发明种芯片测试的方法实施例中，关于获得测试时间以及存储时间的流程图；
图3为本发明种芯片测试的方法实施例中，关于测试线程执行测试的方法的流程图；
图4为本发明种芯片测试的方法实施例中，关于存储线程执行存储的方法的流程图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。
下面结合附图和具体实施例对本发明作进一步说明，但不作为本发明的限定。
本发明的技术方案中包括一种芯片测试的方法。
一种芯片测试的方法的实施例，应用于芯片测试系统中，通过芯片测试系统对芯片执行测试以及将芯片的测试结果进行保存，测试芯片系统中包括多个测试项，其中，于测试系统中创建一测试线程，以及一存储线程；
预先在测试系统的一个处理周期内，定义测试线程执行测试的测试时间以及存储线程执行存储的存储时间，其中处理周期等于测试时间和存储时间之和；
如图1，包括以下步骤：
步骤S1、测试线程被启动后，在测试时间内调用测试项对芯片执行测试，以获得测试结果；
步骤S2、测试线程于测试结束后，调用存储线程，存储线程在存储时间内对测试结果进行保存。
针对现有技术中对芯片执行操作时，首先是进行测试形成测试完成所有测试之后，将形成的测试结果在同一进行保存，以这种串行的方式执行测试，当测试结果数据量十分庞大时，则会严重影响测试效率。
本发明中，则是通过创建测试线程以及存储线程，然后在一个处理周期内定义测试线程执行测试的测试时间以及定义存储线程执行存储的存储时间，然后在这测试系统的每一个处理周期内，测试线程在测试时间内调用测试项目对芯片执行测试以形成对应的测试结果，然后存储线程在存储时间内将形成的测试结果执行存储操作。
在一种较优的实施方式中，如图2所示，获取测试时间以及存储时间的方法包括以下步骤：
步骤A1、将测试线程单独执行测试占用的时间定为R；
步骤A2、将存储线程单独保存测试结果占用的时间定为S；
步骤A3、根据R/(R+S)，获取测试线程的权重；
步骤A4、根据S/(R+S)，获取存储线程的权重；
步骤A5、根据测试线程的权重、存储线程的权重以及处理周期，分别获取测试线程的测试时间和存储线程的存储时间。
上述技术方案中，需要说明的是不同的芯片执行测试的时间，以及执行保存操作的时间会有差异，因此在对芯片执行测试前，会首先独立通过测试线程调用测试项目对芯片执行测试并记录测试完成的时间为R，然后通过存储形成独立进行存储操作，以记录存储线程将所有的测试结果保存所占用的时间记为S，然后分别获取测试线程的权重以及存储线程的权重。
在一种较优的实施方式中，测试系统包括一处理器，测试系统包括一内存以及外部存储单元；
在测试线程调用测试项对测试芯片执行测试，并将测试结果记录在内存中，存储线程于内存中将测试结果存储至外部存储单元。
在一种较优的实施方式中，测试线程执行测试的方法包括，如图3所示，包括以下步骤：
步骤B1、判断测试线程执行的测试时间是否结束；
若是，执行步骤S2；
步骤B2、测试线程继续调用测试项对芯片执行测试，以形成测试项对应的测试结果。
在一种较优的实施方式中，存储线程执行测试的方法如图4所示，包括以下步骤：
步骤C1、判断存储线程执行的存储时间是否结束；
若是，进入下一处理周期，并返回步骤S1；
步骤C2、存储线程继续将获取的测试结果进行保存。
在一种较优的实施方式中，测试系统包括一处理器，处理周期为处理器的时间周期。
上述技术方案中，通过处理器判断处理线程在当前的处理周期内，判断测试线程的测试时间以及存储线程的存储时间是否结束。
上述技术方案中，不同的处理器的时间周期会有不同，但是只要确定了处理线程和存储线程占用时间周期的比重则可以得到每个处理线程的处理时间以及存储线程的存储线程。
在一种较优的实施方式中，所述外部存储单元为非易失性存储器，如硬盘，包括机械硬盘或者固态硬盘。
在一种较优的实施方式中，测试线程的启动优先级高于存储线程的启动优先级。
上述技术方案中，处理线程的启动优先级必须高于存储线程的优先级因为知只用当处理线程调动测试项对芯片执行测试形成测试结果之后，启动存储线程对测试结果进行保存；
需要说明的是形成的测试结果首先是缓存在内存中，当在当前的处理周期内处理线程执行完成之后，存储线程在存储时间内于内存中调用缓存的测试结果并保存至外部存储单元，并在内存中的缓存的测试结果全部完成存储至外部存储单元之后，清空内存关于测试结果的缓存数据。
以上所述仅为本发明较佳的实施例，并非因此限制本发明的实施方式及保护范围，对于本领域技术人员而言，应当能够意识到凡运用本发明说明书及图示内容所作出的等同替换和显而易见的变化所得到的方案，均应当包含在本发明的保护范围内。
芯片失效分析实验室介绍，能够依据国际、国内和行业标准实施检测工作，开展从底层芯片到实际产品，从物理到逻辑全面的检测工作，提供芯片预处理、侧信道攻击、光攻击、侵入式攻击、环境、电压毛刺攻击、电磁注入、放射线注入、物理安全、逻辑安全、功能、兼容性和多点激光注入等安全检测服务，同时可开展模拟重现智能产品失效的现象，找出失效原因的失效分析检测服务，主要包括点针工作站（Probe Station）、反应离子刻蚀（RIE）、微漏电侦测系统（EMMI）、X-Ray检测，缺陷切割观察系统（FIB系统）等检测试验。实现对智能产品质量的评估及分析，为智能装备产品的芯片、嵌入式软件以及应用提供质量保证。

查看本帖完整版本: [-- 芯片测试操作步骤 --] [-- top --]