| 探针台 |
2020-02-14 12:13 |
微电子中英文对照词典（一）
e 1XKlgl
微电子中英文对照词典 (b~l.@xh
Abrupt junction 突变结 Accelerated testing 加速实验 %J-:%i
BPv+gx(>k
{o a'@2|tN5Qi)PAcceptor 受主 Acceptor atom 受主原子 )SP"V~^Wn
.^Y.oN2T*mAccumulation 积累、堆积 Accumulating contact 积累接触 muXP5MO
:N"F3Z,W[Accumulation region 积累区 Accumulation layer 积累层 7WH'GoBh
Xaz\SpR ha(g)s半导体技术天地[Semiconductor Technology World]芯片设计版图工艺制程封装测试wafer,chip,ic,process,layout,package,FAActive region 有源区 Active component 有源元 n_x0007_Z,|8QFi,C/l,V d#+Ne f5
Active device 有源器件 Activation 激活 z,Ac_x0019_]&Wi Vaf,
Activation energy 激活能 Active region 有源（放大）区 love.2icMV MR,I`9P e
f 423% K$710
Admittance 导纳 Allowed band 允带 8`+? J5i_x001D_| { YGPb8 !
Alloy-junction device合金结器件 Aluminum(Aluminium) 铝 !X: TieyVu
6X}H}-Y"B0Plove.2ic.cnAluminum – oxide 铝氧化物 Aluminum passivation 铝钝化 e9C .! <yTh
Ambipolar 双极的 Ambient temperature 环境温度 5I/P v$y&b-l C.ynOo,W
Amorphous 无定形的，非晶体的 Amplifier 功放 扩音器 放大器 love. 4tU oK[p
N ir\Ql7R 9=$ p V==
Analogue(Analog) comparator 模拟比较器 Angstrom 埃 ZDaHR-%Y
*I.BD8e 0`.&U^dG
Sli#qAnneal 退火 Anisotropic 各向异性的 love.2ic.cn*MDlz-V2C}7oM N 7]Qxt%7/>
Anode 阳极 Arsenic (AS) 砷 5JaLE 5-
"["^Dk3d@#|x3c%iAuger 俄歇 Auger process 俄歇过程 jNx{*2._r
;|!\N)q_x0019_Yz半导体技术天地[Semiconductor Technology World]芯片设计版图工艺制程封装测试wafer,chip,ic,process,layout,package,FAAvalanche 雪崩 Avalanche breakdown 雪崩击穿 6<@ +J
\v)T'f CAvalanche excitation雪崩激发 :0(^^6Q\
9^;wP_x0010__O$B半导体技术天地[Semiconductor Technology World]芯片设计版图工艺制程封装测试wafer,chip,ic,process,layout,package,FA U"|1 @W#
v"]-l_/n3Qlove.2ic.cnBackground carrier 本底载流子 HaL'/ V~
Background doping 本底掺杂 m$W2E.-$'#
Backward 反向 Q3& ?2 8
Backward bias 反向偏置 4V lIEZ=CEmY
s'X_x0016_X.zwX#kFm @ 8J&9}@y
Ballasting resistor 整流电阻 Ball bond 球形键合 ^!exH(g
1P+O3R[ .9Oj+:n
Hf H+U&
yuC$S&Y >!
g %JPr 7 }
ea @
H
N:Q.6_%^
u8s!u e8):'Cb
I ?uc]Wgw"s
wBand 能带 Band gap 能带间隙 uPcx6X3]
-HqERTQrBarrier 势垒 Barrier layer 势垒层 L' $\[~Ug
)Va6}-AT d ;
Yc \O:Qq
A$F*bBarrier width 势垒宽度 Base 基极 Zjn1,\(t~u
(G_x0010_z9g(Y*W j;hBase contact 基区接触 Base stretching 基区扩展效应 FZU1WBNL%t
dA)tT @6_!b :(OV{ u
]'NE.f8NBase transit time 基区渡越时间 Base transport efficiency基区输运系数 Dg8@3M gkt lwiCZ
Base-width modulation基区宽度调制 Basis vector 基矢 ~}p k^FA
7y0Y LUML T0I半导体技术天地[Semiconductor Technology World]芯片设计版图工艺制程封装测试wafer,chip,ic,process,layout,package,FABias 偏置 Bilateraltch 双向开关 _x001D_{ q)}rq%t.m K!(WcoA&2i
Binary code 二进制代码Binary compound semiconductor 二元化合物半导体 "\_x0010_]8@4r_x001D_] c99|+i50
Bipolar 双极性的 Bipolar Junction Transistor (BJT)双极晶体管 "a_x0016_Bu;y3R)N_x0010_DVu 4e\w C
Bloch 布洛赫 Blocking band 阻挡能带 9wc\~5{li
ri#l6Ud^/__x0019_m'{Blocking contact 阻挡接触 Body - centered 体心立方 .$d:c61X
!qm9n_x0012_|@Body-centred cubic structure 体立心结构 Boltzmann 波尔兹曼 .k[I/z*ns D`Vb3aNB=L
B Y:+:>[F
Bond 键、键合 Bonding electron 价电子
h8p{
7Sr%WOvQ_x0007_{0^%B8nlove.2ic.cnBonding pad 键合点 Bootstrap circuit 自举电路 &O &<#1G
u_
Bootstrapped emitter follower 自举射极跟随器Boron 硼 [_x0016_pn,_h#M&?$v:n RF6]_-
Borosilicate glass 硼硅玻璃 Boundary condition 边界条件 :#sBN y
T8S8@_x0019_@_x001D_Ep B7alove.2ic.cnBound electron 束缚电子 Breadboard 模拟板、实验板 DBreak down 击穿 Break over 转折 "I[ >o p/ <?<
g}[2v"S WSeiW
Brillouin 布里渊 Brillouin zone 布里渊区
He4q-\ht
3Y8Jy4U7L7L hC{2LLu;n
tculG|/
#,lbM%a
^1[CBuilt-in 内建的 Build-in electric field 内建电场 0V8G9Gj
\Z&s,T/ilove.2ic.cnBulk 体/体内 Bulk absorption 体吸收 %I'V_x0007_o [Z'4YX S
n%{_x0012_\ l JSh'iYJ .
Bulk generation 体产生 Bulk recombination 体复合 .ozBa778u
_x0012_MRP6Mw&Lz+G `Burn - in 老化 Burn out 烧毁 _x0012_f*Df8YBuried channel 埋沟 Buried diffusion region 隐埋扩散区 Can 外壳 Capacitance 电容 -R(dF_x001D_xD;H { ~{D(k
Capture cross section 俘获截面 Capture carrier 俘获载流子 半导体技术天地~-[`]Q*S(M'h3ai Z$Ps_Ik
Carrier 载流子、载波 Carry bit 进位位 w U]8hkl?
g_x001D_Zh_x0012_Zp#B_x0007_PjCarry-in bit 进位输入 Carry-out bit 进位输出 lr)MySsu#H
n;[ h\)ual_r[j
4u|6^ wu.I
*x#5S.i1
rS%[_x0007_j_4mCascade 级联 Case 管壳 uGlz|C
8D-_ R'K't_x0019_VCathode 阴极 Center 中心 u0+<[Ia'q
9]aw.bH'RX_x001D_~Ceramic 陶瓷（的） Channel 沟道 uY3$nlhP6
2}+F;R4y#S DVs$3RL
EG=U](8T
b[n6L5P5m2
ebChannel breakdown 沟道击穿 Channel current 沟道电流 3PzF^ 8KJ
Y z_x0016_`%{ L A}pe>j a
9<! ??'@f
z} VCiS0
g1F a:h半导体技术天地[Semiconductor Technology World]芯片设计版图工艺制程封装测试wafer,chip,ic,process,layout,package,FAChannel doping 沟道掺杂 Channel shortening 沟道缩短 { [H#lX 4
_x0012_O| ;''S} ;
1U~'8=-
-Vg 0J6x
P _!o#e{2|Channel width 沟道宽度 Characteristic impedance 特征阻抗 半导体技术天地[S \ ^=cX L
Charge 电荷、充电 Charge-compensation effects 电荷补偿效应 ZZ0b!{qj3
8S9a-_W W5hQ7N)C.[ ,tBc%&.f
Hlove.2ic.cnCharge conservation 电荷守恒 Charge neutrality condition 电中性条件 |@>Zc5MY$
TU?/xP_x0019_T#ZyCharge drive/exchange/sharing/transfer/storage 电荷驱动/交换/共享/转移/存储 OnW,R3eg
dx\/l.b +(q
r {G?
g jI}{0LW&F&
S` LJE0GKChemmical etching 化学腐蚀法 Chemically-Polish 化学抛光 [ z} $G:s
_x0016_J2HgL6klove.2ic.cnChemmically-Mechanically Polish (CMP) 化学机械抛光 Chip 芯片 2H!uTb(? Ek'j @yPI$"Ma
Chip yield 芯片成品率 Clamped 箝位 love.2ic.cn4O_0P_x0010_fN's Zr\G=0`
Clamping diode 箝位二极管 Cleavage plane 解理面 "Jyb?5
:I4}#V0m_w,yi半导体技术天地[Semiconductor Technology World]芯片设计版图工艺制程封装测试wafer,chip,ic,process,layout,package,FAClock rate 时钟频率 Clock generator 时钟发生器 love.2ic.cn)am9?NC5J +w3k_^X9c
Clock flip-flop 时钟触发器 Close-packed structure 密堆积结构 #0qMYe> Y
Close-loop gain 闭环增益 Collector 集电极 半;F%fS#@%L 97 !VH> MX
Collision 碰撞 Compensated OP-AMP 补偿运放 LrV4^{9(
$tA Bmi,ztCommon-base/collector/emitter connection 共基极/集电极/发射极连接 半导r,chip,ic,process,layout,package,FA"Qm-}2A_x001D_b#V_x0012_NB pHDPj,lu
Common-gate/drain/source connection 共栅/漏/源连接 ?= Z0N&}[
_jv(Z#]!Alove.2ic.cnCommon-mode gain 共模增益 Common-mode input 共模输入 J9|&p8^"S&ig Zf\It<zT5
Common-mode rejection ratio (CMRR) 共模抑制比 Cus)xV 9 VTE?,
Compatibility 兼容性 Compensation 补偿 Q F_K^(
Compensated impurities 补偿杂质 1\,wV,
Compensated semiconductor 补偿半导体 &w CH h6Mnw
b Y2p~chx9
Complementary Darlington circuit 互补达林顿电路 "l09Ae'V
X5\]X.e&xn:sO半导体技术天地[Semiconductor Technology World]芯片设计版图工艺制程封装测试wafer,chip,ic,process,layout,package,FAComplementary Metal-Oxide-Semiconductor Field-Effect-Transistor(CMOS) .Wci@5:3
'X:{U-s9R8x~_x0007_G~互补金属氧化物半导体场效应晶体管 w kmL~H1qd
Complementary error function 余误差函数 oU~ e|
zN_!c;k ke)hkeComputer-aided design (CAD)/test(CAT)/manufacture(CAM) 计算机辅助设计/ 测试 /制造Compound Semiconductor 化合物半导体 Conductance 电导 +_H6Nsc9z iuq%Q\0@w
Conduction band (edge) 导带(底) Conduction level/state 导带态 2! bE|
,N w`0r`\#V/
P RE: $c!E!
zY3x&G4oConductor 导体 Conductivity 电导率 \ 3PZwz^oRh9
Configuration 组态 Conlomb 库仑 -X j4\u3iq4Cm 9 o5_QnGE
Conpled Configuration Devices 结构组态 Constants 物理常数 @)wNINvD
lT`QZJ#ZConstant energy surface 等能面 Constant-source diffusion恒定源扩散 G9\@&=
}aj GYContact 接触 Contamination 治污AH ?[ {~d8_%:b
Continuity equation 连续性方程 Contact hole 接触孔 R_DZJV O
g F~ n%Xt9G Y{#m=-h
D'\ bPdbKi{j@
p)@%TContact potential 接触电势 Continuity condition 连续性条件 v:]
AS:
L0W_J_x0010_t_x001D_^半导体技术天地[Semiconductor Technology World]芯片设计版图工艺制程封装测试wafer,chip,ic,process,layout,package,FAContra doping 反掺杂 Controlled 受控的 =G2A Ufn
0M6SaPu}Converter 转换器 Conveyer 传输器 1G+ ?/w
Z'Dq$~^S9W}O-cY2HCopper interconnection system 铜互连系统Couping 耦合 D3%`vq u&
9b3BS"tz;|'qgc 7_#i,|]58
A KCovalent 共阶的 Crossover 跨交 'bc!f#[(z ? l<u %o
Critical 临界的 Crossunder 穿交 r,a#}_x0007_EJ%n;|7j5r >;@hA*<
Crucible坩埚 Crystal defect/face/orientation/lattice 晶体缺陷/晶面/晶向/晶格 ; yH1v X
*_3ztd*X;dxZulove.2ic.cnCurrent density 电流密度 Curvature 曲率 {utIaMb]&v
N"{ 7[ra#>e8'
2L_ts=
\uV;UH7qe
?_x0019_b/?r0UCut off 截止 Current drift/dirve/sharing 电流漂移/驱动/共享 A,qWg0A]nt
*w$li;lC2xlove.2ic.cn grU\2k+{ FLekyJmw~
} l1X 0Sz iT M
Current Sense 电流取样 Curvature 弯曲 Dy@f21+
&JG Zc_x0007_IW gCustom integrated circuit 定制集成电路 Cylindrical 柱面的 :3Z"Qk$uR
5yU'{&X? 0zAj.iG
p$P半导体技术天地[Semiconductor Technology World]芯片设计版图工艺制程封装测试wafer,chip,ic,process,layout,package,FACzochralshicrystal 直立单晶 7Bv!hy;C_x001D_X'Ge .<`Rq '
Czochralski technique 切克劳斯基技术（Cz法直拉晶体J） _,4f z(
"p:q_x0019_@2T_x0019_y"}+a'Klove.2ic.cn J5Tl62}
$k?WA c]MDangling bonds 悬挂键 Dark current 暗电流 "D_x0007_ii\2^J[Z e$^ O_e
Dead time 空载时间 Debye length 德拜长度 Dt`U2R v2Bks 2
De.broglie 德布洛意 Decderate 减速 M -df Gk
W'p(N_x0019_d7X Y,gDecibel (dB) 分贝 Decode 译码 8BZDaiE"
r ay-sf/H(C半导体技术天地[Semiconductor Technology World]芯片设计版图工艺制程封装测试wafer,chip,ic,process,layout,package,FADeep acceptor level 深受主能级 Deep donor level 深施主能级 ^4yFLqrC
(HkMubnqg
,Mwj`fgh
8W"~>7/>D
K Fh:w#Z ubDeep impurity level 深度杂质能级 Deep trap 深陷阱 Ot]P H[+
@6QFF%}$Y L Pk85E
G_x0016_?(j'kDefeat 缺陷 半导体技术天地[Semiconductor Technology World]芯片设计版图工艺制程封装测试wafer,chip,ic,process,layout,package,FAt3XD_x001D_ae)K.a4Y ^kMgjS}R
Degenerate semiconductor 简并半导体 Degeneracy 简并度 e_x0016_H i n$|#y_x0019_u qs B/Lx,
Degradation 退化 Degree Celsius(centigrade) /Kelvin 摄氏/开氏温度 7z]0}rF\6I_x0019_w 9c1n
Delay 延迟 Density 密度 J,E'F!{
A:h3V_x0016_P;V_x0007_qv0XDensity of states 态密度 Depletion 耗尽 t$Z#zx X
\DI_x0012_x toEmIa~o6
e_x0016_EW{_x001D_L2b7\d{ Bk 1Q.Un
b k]"Rg2>%
Depletion approximation 耗尽近似 Depletion contact 耗尽接触 }t.G.^)GVA_x0012_[ h30~2]h H
Depletion depth 耗尽深度 Depletion effect 耗尽效应 X] /r'Tz
3Q~$K$d \sZDepletion layer 耗尽层 Depletion MOS 耗尽MOS 4+`<' t]Q
-t!x_x0019_E ~J6c1jG
p iJ ;Q2p~-0Q
B.YsDepletion region 耗尽区 Deposited film 淀积薄膜 SA |f1R2uS
+lA{ Ag_x0019_Z1?P半导体技术天地[Semiconductor Technology World]芯片设计版图工艺制程封装测试wafer,chip,ic,process,layout,package,FADeposition process 淀积工艺 Design rules 设计规则 KwRO?G9 &
_x0012_B0SKT%E , c/\'k\K)
O*\h,k半导体技术天地[Semiconductor Technology World]芯片设计版图工艺制程封装测试wafer,chip,ic,process,layout,package,FADie 芯片（复数dice） Diode 二极管 3 D
k W
3X8?j#{,wNH%^Dielectric 介电的 Dielectric isolation 介质隔离 *"Ipu"G5?
7w G8@t)f_x0007_[/D_x001D_M*Rlove.2ic.cnDifference-mode input 差模输入 Differential amplifier 差分放大器 #kV`G. EX
Y#ah,b_x0007_]HuKd%A_x0007_ZDifferential capacitance 微分电容 Diffused junction 扩散结 o=2y`E q
xS,#TU;)Ol
vpUS(ztvs
F[c;iM(^
m6Z*^M:XR p2rUDiffusion 扩散 Diffusion coefficient 扩散系数 iG9z9y v_x001D_F9_"Y h2u> CXD
Diffusion constant 扩散常数 Diffusivity 扩散率 love.2ic.cn$@7K(V0t$N d 7u"Z5 t
yY.F*j_x0007_x` G)?O!(_
Diffusion capacitance/barrier/current/furnace 扩散电容/势垒/电流/炉 0@t/j< 5o
-?2n1H6Xt [半导体技术天地[Semiconductor Technology World]芯片设计版图工艺制程封装测试wafer,chip,ic,process,layout,package,FADigital circuit 数字电路 Dipole domain 偶极畴 L;'+O
u
5_nkN`x
e&R6UWc\8?Dipole layer 偶极层 Direct-coupling 直接耦合 半导体技术天地[ocess,layout,package,FA)R5K%~_x0010_wj)MEc fdCsn:
Direct-gap semiconductor 直接带隙半导体 Direct transition 直接跃迁 M,PZ|=V6a
p G;M grA#\
Discharge 放电 Discrete component 分立元件 >b |l6 #%
:R*j$KYX0L$Z 5Y)!q?#H
3s2jl_x001D_F*X8g_x0019_D;?DDissipation 耗散 Distribution 分布 /"O m-DK%
8^2J 7k:}9 M~
t}`|\*a
?jBn a
~
|j1br,i9a l yx
p:
k_x0016_rDistributed capacitance 分布电容 Distributed model 分布模型 Ni{ (=&*=
Displacement 位移 Dislocation 位错 (9$/r/-a
U,+kV?Z
^*w#\_x0016_r,t5W v半导体技术天地[Semiconductor Technology World]芯片设计版图工艺制程封装测试wafer,chip,ic,process,layout,package,FADomain 畴 Donor 施主 wPz_x0019_M_x0019_Ju JB'q_dS}
Donor exhaustion 施主耗尽 Dopant 掺杂剂 love.2ic.cn~3s Il_x0019_I0_9C!`_x0019_{ 6lq7zi}'w
Doped semiconductor 掺杂半导体 Doping concentration 掺杂浓度 h&5H`CR[
_x0012_N&Q_x0010_F)x_x0012_R2a dDouble-diffusive MOS(DMOS)双扩散MOS. U\
y?P:yy
$ZN@ S0g5Ym
ia
B/FG3}!B)X6~Drift 漂移 Drift field 漂移电场 ,layout,package,FA_x0010_mm$o%g7D4|,CNT >wM%|j'
Drift mobility 迁移率 Dry etching 干法腐蚀 s,\#Qta nh E'&UWD h
Dry/wet oxidation 干/湿法氧化 Dose 剂量 Cfb/f]*M
_x0019_h -";'l @D=
n!z+v6v.Yd_x001D_Ru8UDuty cycle 工作周期 Dual-in-line package （DIP） 双列直插式封装 >3X!c"#l
T i} F)Yn1&a #H
Dynamics 动态 JQE^ bcr
Dynamic characteristics 动态属性 e5b_x0007_P_x0010_T;}*l~_x0012_`_x001D_p%|#t FcsEv {#U
Dynamic impedance 动态阻抗 + As 1E r[>
k P~L)x+ ?'$=G4y&?
OgS6#X
北京芯片半导体实验室：北软检测芯片失效分析实验室，能够依据国际、国内和行业标准实施检测工作，开展从底层芯片到实际产品，从物理到逻辑全面的检测工作，提供芯片预处理、侧信道攻击、光攻击、侵入式攻击、环境、电压毛刺攻击、电磁注入、放射线注入、物理安全、逻辑安全、功能、兼容性和多点激光注入等安全检测服务，同时可开展模拟重现智能产品失效的现象，找出失效原因的失效分析检测服务，主要包括点针工作站（Probe Station）、反应离子刻蚀（RIE）、微漏电侦测系统（EMMI）、X-Ray检测，缺陷切割观察系统（FIB系统）等检测试验。实现对智能产品质量的评估及分析，为智能装备产品的芯片、嵌入式软件以及应用提供质量保证。
|
|