首页 -> 登录 -> 注册 -> 回复主题 -> 发表主题
光行天下 -> 光电资讯及信息发布 -> 晶圆测试及芯片测试 [点此返回论坛查看本帖完整版本] [打印本页]

探针台 2019-09-10 13:59

晶圆测试及芯片测试

一、需求目的:1、热达标;2、故障少 eNFUjDm  
二、细化需求,怎么评估样品:1、设计方面;2、测试方面 g8"7wf`0k  
三、具体到芯片设计有哪些需要关注: 2&fwr>!$  
1、顶层设计 vWH>k+9&X  
2、仿真 c1J)yv1y  
3、热设计及功耗 PuJ{!S\T7  
4、资源利用、速率与工艺 )1}g7:  
5、覆盖率要求 => =x0gsgj  
6、 uFWgq::\  
四、具体到测试有哪些需要关注: %},G(>  
1、可测试性设计 X^5"7phI@  
2、常规测试:晶圆级、芯片级 @t8kN6.  
3、可靠性测试 5ba[6\Af  
4、故障与测试关系 znO00qX  
5、 &R*5;/ !  
{7>CA'>  
测试有效性保证; J*!:ar  
设计保证?测试保证?筛选?可靠性? -0 da"AB  
设计指标?来源工艺水平,模块水平,覆盖率 \{zAX~k6  
f<:U"E.  
晶圆测试:接触测试、功耗测试、输入漏电测试、输出电平测试、全面的功能测试、全面的动态参数测试、   模拟信号参数测试。 D(6x'</>?  
晶圆的工艺参数监测dice, uO(guA,C  
芯片失效分析13488683602 V55J[s*6!  
c dbSv=r  
N%A`rY}u  
芯片测试:ATE测试项目来源,边界扫描 v-fi9$#^  
K]!u@I*K"  
;sR6dT)  
YG~ o  
Ygi1"X}  
故障种类: RIEv*2_O  
缺陷种类: |p -R9A*>h  
针对性测试: J%:/<uCmZ  
G+ v, Hi1  
性能功能测试的依据,可测试性设计:扫描路径法scan path、内建自测法BIST-built in self-test +`zi>=  
9m !!b{  
C!{AnWf  
Z3So|M{v  
芯片资源、速率、功耗与特征尺寸的关系; YB B$uGA  
仿真与误差, rk,1am:cg  
预研阶段 R:OU>HsdX  
顶层设计阶段 ^I<T+X+<  
模块设计阶段 j8Q5d`  
模块实现阶段 cia-OVX  
子系统仿真阶段 Kq 4<l  
系统仿真,综合和版面设计前门级仿真阶段 2\63&C^  
后端版面设计 ]vQ?]d?>a  
测试矢量准备 3V Mh)  
后端仿真 =ym  
生产 L> Oy7w)Y  
硅片测试 `}~ )1'(#/  
顶层设计: I\rZk9F  
书写功能需求说明 [j}7@Mr`\  
顶层结构必备项 |\%F(d330  
分析必选项-需要考虑技术灵活性、资源需求及开发周期 MkW1FjdP  
完成顶层结构设计说明 c@9Z&2)  
确定关键的模块(尽早开始) 4l ZJb  
确定需要的第三方IP模块  =Etwa  
选择开发组成员 =Esbeb7P  
确定新的开发工具 `e?;vA&  
确定开发流程/路线 df>kEvU5.^  
讨论风险 `[@^m5?b-  
预计硅片面积、输入/输出引脚数  开销和功耗 PG6L]o^  
查看本帖完整版本: [-- 晶圆测试及芯片测试 --] [-- top --]

Copyright © 2005-2026 光行天下 蜀ICP备06003254号-1 网站统计