首页 -> 登录 -> 注册 -> 回复主题 -> 发表主题
光行天下 -> 光电资讯及信息发布 -> 晶圆测试及芯片测试 [点此返回论坛查看本帖完整版本] [打印本页]

探针台 2019-09-10 13:59

晶圆测试及芯片测试

一、需求目的:1、热达标;2、故障少 S[/D._5QD%  
二、细化需求,怎么评估样品:1、设计方面;2、测试方面 .zW.IM}Z  
三、具体到芯片设计有哪些需要关注: h!Fh@%  
1、顶层设计 vHymSU/J  
2、仿真 l@<Jp *|  
3、热设计及功耗 cKwmtmwB  
4、资源利用、速率与工艺 Hs.5@l  
5、覆盖率要求 d\ 7OtM  
6、 L_zB/(h  
四、具体到测试有哪些需要关注: (iO/@iw  
1、可测试性设计 TDR#'i  
2、常规测试:晶圆级、芯片级 B]#iZ,Tp  
3、可靠性测试 unN*L  
4、故障与测试关系 EF6"PH+J@  
5、 _(@ezX.p  
7c'OIY].,  
测试有效性保证; ~05(92bK  
设计保证?测试保证?筛选?可靠性? ,f~8:LHq  
设计指标?来源工艺水平,模块水平,覆盖率 2Nx#:Rz  
F B&l|#e  
晶圆测试:接触测试、功耗测试、输入漏电测试、输出电平测试、全面的功能测试、全面的动态参数测试、   模拟信号参数测试。 Pz'Z n  
晶圆的工艺参数监测dice, cn$0^7?  
芯片失效分析13488683602 h4>q~&Pd  
bXWodOSN  
>$A,B  
芯片测试:ATE测试项目来源,边界扫描 `=W#owAF  
kqS_2[=]  
d+7Dy3i|g=  
GmN~e*x>p  
wcDb| H&  
故障种类: H#I%6k*\a  
缺陷种类: HO8x:2m  
针对性测试: $olITe"$g  
7/c9azmC  
性能功能测试的依据,可测试性设计:扫描路径法scan path、内建自测法BIST-built in self-test ;MKfssG  
='.G,aJ9  
=/^{Pn  
<K~mg<ff$  
芯片资源、速率、功耗与特征尺寸的关系; u*!/J R  
仿真与误差, 1d~cR  
预研阶段 >Q# !.lH$W  
顶层设计阶段 b0Fr]oGp  
模块设计阶段 oIY@xuj  
模块实现阶段 [/eRc  
子系统仿真阶段 *| YR8f  
系统仿真,综合和版面设计前门级仿真阶段 @{^6_n+gT%  
后端版面设计 JiHk`e`  
测试矢量准备 ?pp|~A)b  
后端仿真 'sAs#  
生产 P*8DM3':  
硅片测试 Z= /bD*\g  
顶层设计: $x1PU67  
书写功能需求说明 <nT).S>+  
顶层结构必备项 -]vPF|  
分析必选项-需要考虑技术灵活性、资源需求及开发周期 { BDUl3T  
完成顶层结构设计说明 bp(X\:zAy  
确定关键的模块(尽早开始) 5Og=`T  
确定需要的第三方IP模块 gK"E4{y_@  
选择开发组成员 ;1woTAuD  
确定新的开发工具 P<gr=&  
确定开发流程/路线 ejPK-jxCa/  
讨论风险 ]^@!ID$c  
预计硅片面积、输入/输出引脚数  开销和功耗 oSqkAAGz\  
查看本帖完整版本: [-- 晶圆测试及芯片测试 --] [-- top --]

Copyright © 2005-2025 光行天下 蜀ICP备06003254号-1 网站统计