首页 -> 登录 -> 注册 -> 回复主题 -> 发表主题
光行天下 -> 光电资讯及信息发布 -> 芯片测试及晶圆测试 [点此返回论坛查看本帖完整版本] [打印本页]

探针台 2019-08-16 10:26

芯片测试及晶圆测试

`S Wf)1K  
一、需求目的:1、热达标;2、故障少 hHoc7  
二、细化需求,怎么评估样品:1、设计方面;2、测试方面 u~?]/-.TY  
三、具体到芯片设计有哪些需要关注: Y 3[<  
1、顶层设计 K:P gkc  
2、仿真 yPm)r2Ck  
3、热设计及功耗 l\5qa_{z  
4、资源利用、速率与工艺 Y( /VW&K&:  
5、覆盖率要求 )zt*am;  
6 0;OpT0  
四、具体到测试有哪些需要关注: 2:i`,  
1、可测试性设计 P G) dIec  
2、常规测试:晶圆级、芯片级 9F k wtF  
3、可靠性测试 ;4XX8W1  
4、故障与测试关系 #(CI/7 -  
5 8Md*9E#J("  
+(r8SnRX  
测试有效性保证; x!!: jL'L  
设计保证?测试保证?筛选?可靠性? Jx_ OT C  
设计指标?来源工艺水平,模块水平,覆盖率 &cDnZ3Q;  
1k l4X3q6  
晶圆测试:接触测试、功耗测试、输入漏电测试、输出电平测试、全面的功能测试、全面的动态参数测试、   模拟信号参数测试。 a&ZH  
晶圆的工艺参数监测dice ,[+gE\z{{u  
p=9G)VO  
k  `.-PU  
芯片测试:ATE测试项目来源,边界扫描 ? _[gs/i}  
!e.@Xk.P6  
   y S7[=S  
故障种类: ^`=Z=C$fj  
缺陷种类: ?mRU9VY  
针对性测试: mRfF)  
6}Y^X  
性能功能测试的依据,可测试性设计:扫描路径法scan path、内建自测法BIST-built in self-test V}7I? G  
RhbYDsG  
|...T 4:^Y  
芯片资源、速率、功耗与特征尺寸的关系; kY xn5+~  
仿真与误差, HnioB=fc  
n 预研阶段 ,/:#=TuYm  
n 顶层设计阶段 R$(,~~MH  
n 模块设计阶段 sxnj`z  
n 模块实现阶段 2={`g/WeE  
n 子系统仿真阶段 athU  
n 系统仿真,综合和版面设计前门级仿真阶段 ZxbWgM5rm  
n 后端版面设计 nd_d tsp#  
n 测试矢量准备  z{``v|K  
n 后端仿真 Q?7U iTZ  
n 生产 Thw E1M  
n 硅片测试 E n{vCN  
顶层设计: R S;r  
n 书写功能需求说明 aQ]C`9k  
n 顶层结构必备项 `<y2l94tL  
n 分析必选项-需要考虑技术灵活性、资源需求及开发周期 "-A@>*g  
n 完成顶层结构设计说明 mWUQF"q8  
n 确定关键的模块(尽早开始) : B$ d  
n 确定需要的第三方IP模块 /jeurCQ8#u  
n 选择开发组成员 ?$pp%  
n 确定新的开发工具 h&[]B*BLr  
n 确定开发流程/路线 *8,]fBUq  
n 讨论风险 J03yFT,dF  
n 预计硅片面积、输入/输出引脚数  开销和功耗 LJfd{R1y+  
n 国软检测 芯片失效分析中心
查看本帖完整版本: [-- 芯片测试及晶圆测试 --] [-- top --]

Copyright © 2005-2026 光行天下 蜀ICP备06003254号-1 网站统计