首页 -> 登录 -> 注册 -> 回复主题 -> 发表主题
光行天下 -> 光电资讯及信息发布 -> 芯片测试及晶圆测试 [点此返回论坛查看本帖完整版本] [打印本页]

探针台 2019-08-16 10:26

芯片测试及晶圆测试

&|"I0|tJ  
一、需求目的:1、热达标;2、故障少 J K]tcP  
二、细化需求,怎么评估样品:1、设计方面;2、测试方面 $RNUr \9A  
三、具体到芯片设计有哪些需要关注: [d~bZS|(T(  
1、顶层设计 lF"(|n"R  
2、仿真 xXxh3 k\  
3、热设计及功耗 t:s q*d  
4、资源利用、速率与工艺 ~ 9~\f  
5、覆盖率要求 #Q7x:,f  
6 P ^<0d'(  
四、具体到测试有哪些需要关注: D62 NU  
1、可测试性设计 h 4.=sbzZ  
2、常规测试:晶圆级、芯片级 qM!f   
3、可靠性测试 fDEu%fUYZ  
4、故障与测试关系 , 64t  
5 <RPoQ'.^  
O][Nl^dl  
测试有效性保证; G!VF*yW8  
设计保证?测试保证?筛选?可靠性? fxoi<!|iGY  
设计指标?来源工艺水平,模块水平,覆盖率 P&%eIgAOL  
!MJe+.  
晶圆测试:接触测试、功耗测试、输入漏电测试、输出电平测试、全面的功能测试、全面的动态参数测试、   模拟信号参数测试。 6;[/ 9  
晶圆的工艺参数监测dice H9san5{  
>g>`!Sf  
\aVY>1`  
芯片测试:ATE测试项目来源,边界扫描 4`U0">gY  
!H1tBg]5  
   95^i/6Gl!P  
故障种类: Gl8&FrR  
缺陷种类: ]Q4PbW  
针对性测试: y3cf[Q  
~3bZ+*H>  
性能功能测试的依据,可测试性设计:扫描路径法scan path、内建自测法BIST-built in self-test hH1lgc  
Ob8B  
) Ab6!"'  
芯片资源、速率、功耗与特征尺寸的关系; iO*`(s  
仿真与误差, ,'C30A*p  
n 预研阶段 I%9bPQ  
n 顶层设计阶段 eB= v~I3  
n 模块设计阶段 zUs~V`0  
n 模块实现阶段 3a#PA4Ql  
n 子系统仿真阶段 \T`["<  
n 系统仿真,综合和版面设计前门级仿真阶段 g@@&sB-A"  
n 后端版面设计 IX<r5!  
n 测试矢量准备 L`UG=7r q  
n 后端仿真 }pMP!%|  
n 生产 'ySljo*It  
n 硅片测试 z wL3,!t  
顶层设计: co5y"yj_  
n 书写功能需求说明 )Fqy%uR8  
n 顶层结构必备项 >dpbCPJ9[  
n 分析必选项-需要考虑技术灵活性、资源需求及开发周期 =- $!:W~  
n 完成顶层结构设计说明 mEoA#U  
n 确定关键的模块(尽早开始) ],8;eq%W)  
n 确定需要的第三方IP模块 h|bqyu  
n 选择开发组成员 FU%~9NKX  
n 确定新的开发工具 AG]W O8f)  
n 确定开发流程/路线 7zD- ?%  
n 讨论风险 Lf >YdD  
n 预计硅片面积、输入/输出引脚数  开销和功耗 : *ERRSL)  
n 国软检测 芯片失效分析中心
查看本帖完整版本: [-- 芯片测试及晶圆测试 --] [-- top --]

Copyright © 2005-2025 光行天下 蜀ICP备06003254号-1 网站统计