首页 -> 登录 -> 注册 -> 回复主题 -> 发表主题
光行天下 -> 光电资讯及信息发布 -> 芯片测试及晶圆测试 [点此返回论坛查看本帖完整版本] [打印本页]

探针台 2019-08-16 10:26

芯片测试及晶圆测试

b[rVr J  
一、需求目的:1、热达标;2、故障少 [:(hqi!  
二、细化需求,怎么评估样品:1、设计方面;2、测试方面 ZZ324UuATX  
三、具体到芯片设计有哪些需要关注: sW&5Mu-  
1、顶层设计 =k]2 Ad  
2、仿真 IBz)3gj J  
3、热设计及功耗 X.GK5Phd  
4、资源利用、速率与工艺 80%L!x|  
5、覆盖率要求 JFu9_=%+  
6 A&S n^mw  
四、具体到测试有哪些需要关注: n+57# pS7  
1、可测试性设计 4ATIF ;G'<  
2、常规测试:晶圆级、芯片级 [ 0z-X7=e  
3、可靠性测试 LaX<2]Tx:  
4、故障与测试关系 )dfwYS*[n  
5 yHf:/8Z  
/liZ|K3A  
测试有效性保证; LUzn7FZk  
设计保证?测试保证?筛选?可靠性? %j/}e>$"Nk  
设计指标?来源工艺水平,模块水平,覆盖率 -BC`p 8  
1 \Z/}FT  
晶圆测试:接触测试、功耗测试、输入漏电测试、输出电平测试、全面的功能测试、全面的动态参数测试、   模拟信号参数测试。 rcz9\@M  
晶圆的工艺参数监测dice Wi@YJ  
?UV|m  
$'n?V=4  
芯片测试:ATE测试项目来源,边界扫描 >0JC u^9  
X?.tj Z,  
   k] A(nr  
故障种类: l\WN  
缺陷种类: `>& K=C?  
针对性测试: 8osP$"/o  
v Q51-.g  
性能功能测试的依据,可测试性设计:扫描路径法scan path、内建自测法BIST-built in self-test @^.o8+Pp  
ldnKV&N  
9y*2AaxW  
芯片资源、速率、功耗与特征尺寸的关系; *)L~1;7j>  
仿真与误差, mLfY^&2Pr  
n 预研阶段 Mq='|0,  
n 顶层设计阶段 U%n>(!d  
n 模块设计阶段 _+OCI%=:  
n 模块实现阶段 Pq, iR J  
n 子系统仿真阶段 ~;}uYJ  
n 系统仿真,综合和版面设计前门级仿真阶段 ,uPN\`.u8  
n 后端版面设计 p,BoiYdi  
n 测试矢量准备 k8b5~A,  
n 后端仿真 * !9=?  
n 生产 )jjL'  
n 硅片测试 ~KczP1p  
顶层设计: owx0J,,G  
n 书写功能需求说明 =E62N7_`=  
n 顶层结构必备项 %-[*G;c'w  
n 分析必选项-需要考虑技术灵活性、资源需求及开发周期 Z*'<9l_1  
n 完成顶层结构设计说明 J7HY(7Nx  
n 确定关键的模块(尽早开始) sB5@6[VDI  
n 确定需要的第三方IP模块 HWFL u  
n 选择开发组成员 Q <ulh s  
n 确定新的开发工具 .hJcK/m  
n 确定开发流程/路线 <}G/x*N  
n 讨论风险 &W3Hj$>  
n 预计硅片面积、输入/输出引脚数  开销和功耗 "m`}J*s"  
n 国软检测 芯片失效分析中心
查看本帖完整版本: [-- 芯片测试及晶圆测试 --] [-- top --]

Copyright © 2005-2025 光行天下 蜀ICP备06003254号-1 网站统计