首页 -> 登录 -> 注册 -> 回复主题 -> 发表主题
光行天下 -> 光电资讯及信息发布 -> 芯片测试及晶圆测试 [点此返回论坛查看本帖完整版本] [打印本页]

探针台 2019-08-16 10:26

芯片测试及晶圆测试

UQ?%|y*Kc  
一、需求目的:1、热达标;2、故障少 4'>1HW  
二、细化需求,怎么评估样品:1、设计方面;2、测试方面 j<yiNHC  
三、具体到芯片设计有哪些需要关注: S?0$?w?  
1、顶层设计 a2@c%i  
2、仿真 /Lf6WMit  
3、热设计及功耗 k!L@GQ  
4、资源利用、速率与工艺 Ctu?o+^;z  
5、覆盖率要求 7<\C ?`q"  
6 B4H!5b  
四、具体到测试有哪些需要关注: |V,<+BEi  
1、可测试性设计 o^p  
2、常规测试:晶圆级、芯片级 45 >XKr.%  
3、可靠性测试 :l\V'=%9'@  
4、故障与测试关系 #1nJ(-D+  
5 KLWDo%%u  
Sm{>rR  
测试有效性保证; t#E}NR  
设计保证?测试保证?筛选?可靠性? XP?rOOn  
设计指标?来源工艺水平,模块水平,覆盖率 r7m D{0s*  
~l E _L1-c  
晶圆测试:接触测试、功耗测试、输入漏电测试、输出电平测试、全面的功能测试、全面的动态参数测试、   模拟信号参数测试。 kGYTl,A{  
晶圆的工艺参数监测dice e]8,:Gd(  
X@A1#z+s0]  
r?$ ?;%|C  
芯片测试:ATE测试项目来源,边界扫描 umEVy*hc  
SX0_v_%M  
   ki]ti={12  
故障种类: W8WXY_yJt  
缺陷种类: pW\'Z Rj  
针对性测试: ?}QH=&=^  
8(U{2B8>\%  
性能功能测试的依据,可测试性设计:扫描路径法scan path、内建自测法BIST-built in self-test oMH.u^b]fT  
7A$B{  
e&<yX  
芯片资源、速率、功耗与特征尺寸的关系; 3,X/,'  
仿真与误差, ,El!fgL  
n 预研阶段 YUWn;#  
n 顶层设计阶段 ?uLeFD  
n 模块设计阶段 aBuoHdg;  
n 模块实现阶段 pJIv+  
n 子系统仿真阶段 (]2H7X:b  
n 系统仿真,综合和版面设计前门级仿真阶段 coE&24,0  
n 后端版面设计 V >-b`e  
n 测试矢量准备 uq3{h B#  
n 后端仿真 iI1n2>V3y  
n 生产 *~XA'Vw!  
n 硅片测试 Aj>[z8!,  
顶层设计: knp>m,w  
n 书写功能需求说明 dtStTT  
n 顶层结构必备项 \*vHB`.,ey  
n 分析必选项-需要考虑技术灵活性、资源需求及开发周期 x[_=#8~.1x  
n 完成顶层结构设计说明 4vnUN  
n 确定关键的模块(尽早开始) ,~PYt*X4  
n 确定需要的第三方IP模块 {lG@hN'  
n 选择开发组成员 )Q;978:  
n 确定新的开发工具 5f'DoT  
n 确定开发流程/路线 ` TqSQg_l  
n 讨论风险 dhPKHrS  
n 预计硅片面积、输入/输出引脚数  开销和功耗 +FG$x/\*0  
n 国软检测 芯片失效分析中心
查看本帖完整版本: [-- 芯片测试及晶圆测试 --] [-- top --]

Copyright © 2005-2026 光行天下 蜀ICP备06003254号-1 网站统计