首页 -> 登录 -> 注册 -> 回复主题 -> 发表主题
光行天下 -> 光电资讯及信息发布 -> 芯片测试及晶圆测试 [点此返回论坛查看本帖完整版本] [打印本页]

探针台 2019-08-16 10:26

芯片测试及晶圆测试

\P6$mh\T  
一、需求目的:1、热达标;2、故障少 9th,VnD0  
二、细化需求,怎么评估样品:1、设计方面;2、测试方面 cMOyo<F#^=  
三、具体到芯片设计有哪些需要关注: ~Rr~1I&mR,  
1、顶层设计 4H/fP]u  
2、仿真 (I./ Uu%  
3、热设计及功耗 z5 YWt*nm  
4、资源利用、速率与工艺 ruy}/7uf  
5、覆盖率要求 L'kmNVvYN  
6 n<u $=H  
四、具体到测试有哪些需要关注: d}4Y(   
1、可测试性设计 >=-(UA  
2、常规测试:晶圆级、芯片级 J7g8D{4  
3、可靠性测试 - RU=z!{  
4、故障与测试关系 _/tHD]um  
5 $\U 4hHOo  
~5oPpTAe  
测试有效性保证; T]c%!&^ _  
设计保证?测试保证?筛选?可靠性? Sb82}$sO  
设计指标?来源工艺水平,模块水平,覆盖率 ?)ONf#4Y  
AQwdw>I-FX  
晶圆测试:接触测试、功耗测试、输入漏电测试、输出电平测试、全面的功能测试、全面的动态参数测试、   模拟信号参数测试。 RtM8yar+sn  
晶圆的工艺参数监测dice Ug<#en  
V]db'qB\  
L}pt)w*V1j  
芯片测试:ATE测试项目来源,边界扫描 =UfsL%  
D-._z:_  
   jIyB  
故障种类: =D<PVGo9  
缺陷种类: P`cq H(   
针对性测试: XcUwr  
Y<%@s}zc  
性能功能测试的依据,可测试性设计:扫描路径法scan path、内建自测法BIST-built in self-test Vo'T!e- B  
}xh$T'M8  
yL-YzF2  
芯片资源、速率、功耗与特征尺寸的关系; Yz +ZY  
仿真与误差, .0`m\~L  
n 预研阶段 (bH`x]h#  
n 顶层设计阶段 S;286[oq@  
n 模块设计阶段 R[hzMU}KB  
n 模块实现阶段 >E{";C)  
n 子系统仿真阶段  abfW[J  
n 系统仿真,综合和版面设计前门级仿真阶段 2so!  
n 后端版面设计 EZ`te0[  
n 测试矢量准备 vkEiOFU!u  
n 后端仿真 oUQ,61H  
n 生产 "4{LN}`  
n 硅片测试 hRD=Y<>A  
顶层设计: ?Yth0O6?sb  
n 书写功能需求说明 /n{omx  
n 顶层结构必备项 EWkLXU6t  
n 分析必选项-需要考虑技术灵活性、资源需求及开发周期 _8F`cuyW  
n 完成顶层结构设计说明 ]\hSI){  
n 确定关键的模块(尽早开始)  VoWNW  
n 确定需要的第三方IP模块 +b3RkkC  
n 选择开发组成员 AW!?"xdZ  
n 确定新的开发工具 MS 81sN\d  
n 确定开发流程/路线 _C*fs< #  
n 讨论风险 nz=G lO'[  
n 预计硅片面积、输入/输出引脚数  开销和功耗 LcTt)rs f  
n 国软检测 芯片失效分析中心
查看本帖完整版本: [-- 芯片测试及晶圆测试 --] [-- top --]

Copyright © 2005-2026 光行天下 蜀ICP备06003254号-1 网站统计