芯片制作工艺流程三

涂敷光刻胶

光刻制造过程中，往往需采用20-30道光刻工序，现在技术主要采有紫外线(包括远紫外线)为光源的光刻技术。光刻工序包括翻版图形掩膜制造，硅基片表面光刻胶的涂敷、预烘、曝光、显影、后烘、腐蚀、以及光刻胶去除等工序。

(1)光刻胶的涂敷

    在涂敷光刻胶之前，将洗净的基片表面涂上附着性增强剂或将基片放在惰性气体中进行热处理。这样处理是为了增加光刻胶与基片间的粘附能力，防止显影时光刻胶图形的脱落以及防止湿法腐蚀时产生侧面腐蚀(side etching)。光刻胶的涂敷是用转速和旋转时间可自由设定的甩胶机来进行的。首先、用真空吸引法将基片吸在甩胶机的吸盘上，将具有一定粘度的光刻胶滴在基片的表面，然后以设定的转速和时间甩胶。由于离心力的作用，光刻胶在基片表面均匀地展开，多余的光刻胶被甩掉，获得一定厚度的光刻胶膜，光刻胶的膜厚是由光刻胶的粘度和甩胶的转速来控制。所谓光刻胶，是对光、电子束或X线等敏感，具有在显影液中溶解性的性质，同时具有耐腐蚀性的材料。一般说来，正型胶的分辩率高，而负型胶具有高感光度以及和下层的粘接性能好等特点。光刻工艺精细图形(分辩率，清晰度)，以及与其他层的图形有多高的位置吻合精度(套刻精度)来决定，因此有良好的光刻胶，还要有好的曝光系统。

(2)预烘 (pre bake)

    因为涂敷好的光刻胶中含有溶剂，所以要在80C左右的烘箱中在惰性气体环境下预烘15-30分钟，去除光刻胶中的溶剂。

(3)曝光

    将高压水银灯的g线(l=436 nm), i线(l=365nm)通过掩模照射在光刻胶上，使光刻胶获得与掩模图形同样的感光图形。根据曝光时掩模的光刻胶的位置关系，可分为接触式曝光、接近式曝光和投影曝光三种。而投影曝光又可分为等倍曝光和缩小曝光。缩小曝光的分辩率最高，适宜用作加工，而且对掩模无损伤，是较常用的技术。缩小曝光将掩模图形缩小为原图形的1/5-1/10，这种场合的掩模被称为掩模原版(reticle)。使用透镜的曝光装置，其投影光学系统的清晰度R和焦深D 分别用下式表示：
R=k1 λ/NA
D=k2 λ/(NA) 2

λ 曝光波长
NA 透镜的数值孔径
k1、k2 为与工艺相关的参数，k1(0.6-0.8), k2(0.5)

     由此可知：要提高清晰度(R变小)，必须缩短波长，加大透镜数值孔径。随着曝光波长的缩短，清晰度得到改善，但是焦深却变短，对光刻胶表面平坦度提出了更严格的要求，这是一个很大的缺点。通常采用的高压水银灯，还有比高压水银灯I-line波长短的远紫外线准分子激光器(excimer laser, KrF:248nm,ArF:193nm)为曝光光源。为了解决上述所提到的缺点，用比光的波长更短的X线(l=1-10nm)作为曝光光源，技术上有很大的进展，利用X线和电子束进行光刻时，其焦深较深，对表面平坦度没有苛刻的要求。

      接近式曝光技术为光罩掩模与基板相互靠近保持较近的间隙(gap)，以UV光由MASK侧面照射，将图案投射在基板上对光阻进行曝光。一般而言，光罩尺寸较基板大，所以图案将以1:1的大小转印到光阻上，此方法精度较所常用的步进机(stepper,能输出一定频率和波长的光线)或镜像投影(Mirror Projection)来得差，但其优点为产量(throughput)大，设备便宜。在光学系统中，大型的准直镜(collimate mirror)(球面或非球面)对转刻精度影响最大，以日前制作水准而言，倾斜角(declination angle)约可以做到 + -0.3以内。若倾斜角过大，则基片边缘的图案将与光罩设计的位置有所差别，将影响到total pitch(图案实际长度与设计长度的误差容忍值)的误差。而一般接近式曝光技术解析度与光罩及基板的间隙和光的波长有关。随着基片的增大，光罩也随之增大，由于光罩本身的重量会使得光罩中间部分向下弯曲。如果弯曲程度得到控制，利用光线反射原理的检测(类似光的薄膜干涉)来推算光罩与基板的距离。光罩精密对位技术，此对位技术可分为两部分，一部分利用CCD (charge coupled device)将光罩上及基板上的记号重叠后做图像分析处理，即可知目前的对位情形，再配合另一部分可精确移动的对准台(alignment stage)，控制其X,Y方向及角度的位移。温度的管理，因光罩与基板两者膨胀系数不同，同一特定温度下，光照的影响将会造成误差。光罩的温度控制方法是利用经过温控后的洁净空气吹向光罩表面使光罩全面的温度分布均匀，而对基板是利用温控后的水流承载基板的基台来控制。

    就曝光系统而言，所使用的UV光源为10kw的超高水银灯，经过椭圆镜，多层镀膜反射镜等光学系统后投射在光罩及光刻胶上，为了使投射光有良好的均一性及平行度以增加曝光精度，在光学系统中通常会使用Fly eye lens及大型的球面镜。以超高水银灯所发出的UV而言主，强度有三个峰值分别为g-line(436nm),h-line(406nm),i-line(365nm)，其中正型光阻对g-line及h-line较敏感，i-line通常对负胶有较好的曝光效率。由于为了不使UV光的强度下降，光学系统中所使用的镜光学为合成的石英所制，多层镀膜的镜片也被设计成增加UV区的反射率。

(4)显影

      将显影液全面地喷在光刻胶上，或将曝光后的样片浸在显影液中几十秒钟，则正型光刻胶的曝光部分(或负胶的未曝光部分)被溶解。显影后的图形精度受显影液的浓度，温度以及显影的时间等影响。显影后用纯水清洗。

(5)后烘 (post bake)

     为使残留在光刻胶中的有机物溶液完全挥发，提高光刻胶和基片的粘接性及光刻胶的耐腐蚀能力，通常将基片在120-- 200 oC温度下烘干20 – 30 分钟。

(6)腐蚀 (etching)

经过上述工序后，以复制到光刻胶上的集成电路的图形作为掩模，对下层的材料进行腐蚀。腐蚀技术是利用化学腐蚀法把材料的某一部分去除的技术。腐蚀技术分为两大类：湿法腐蚀—进行腐蚀的化学物质是溶液；干法腐蚀(一般称刻蚀)—进行的化学物质是气体。

1 湿法腐蚀，采用溶液进行的腐蚀是一种各向同性腐蚀。因而，光刻胶掩模下面的薄膜材料，在模方向上也随着时间的增长而受到腐蚀，因此，出现与掩模图形不一致的现象，不适用于精细化工艺。但湿法腐蚀具有设备便宜，被腐蚀速度与光刻胶的腐蚀速度之比(选择比)大，对腐蚀表面无污染，无损伤等优点，适用于非精细化图形的加工。典型的SiO2膜的腐蚀为稀释的HF溶液或HF、氟化氨混合液(也称缓冲氢氟酸液)，氮化硅膜的腐蚀液为180 oC左右的热磷酸；铝的腐蚀液为磷酸溶液(磷酸：醋酸：硝酸=250：20：3,55 + - 5 oC。

2 干法腐蚀

干法刻蚀分为各向同性刻蚀和各向异性刻蚀两种，采用等离子进行刻蚀是各向同性的典型。在光刻胶去胶装置中，氧的等离子体和光刻胶反应形成H2O和CO2气体。此时，作为反应基的氧原子团与光刻胶进行各向同性反应。精细图形进行各向异性很强的干法刻蚀来实现。反应性离子刻蚀(RIE:reactive ion etching)是一种典型的例子。RIE是利用离子诱导化学反应，同时离子还起着去除表面生成物露出清洁的刻蚀表面的作用。但是，这种刻蚀法不能获得高的选择比，刻蚀表面的损伤大，有污染，难以形成更精细的图形。作为替代技术是能量低，高真空状态下也具有高密度的电子回旋共振等离子设备的开发。对于栅电极材料的多晶硅(polysilicon)来说，它的刻蚀条件必须具备相对于下层10nm左右的栅极SiO2膜层有高的选择比。而SiO2的刻蚀条件又必须相对于单晶硅和多晶硅都有高的选择比。作为布线材料的铝合金，表面有牢固的三氧化二铝薄膜，必须先以强濺射条件将其去除后再开始刻蚀，在铝刻蚀以后，要去除表面残留在铝薄膜上的氯化物，以免刻蚀铝布线。

3 同步辐射(SOR ：synchrotron orbital radiation)X线光刻技术

SOR是在电子沿着加速器的圆形储存环以光的速度前进时，其前进的轨道因磁场而弯曲，在轨道切线方向上放射出的光，同步加速辐射光源是一个指向性好，强度大的理想的X线源。

(7) 光刻胶的去除

   经腐蚀完成图形复制以后，再用剥离液去除光刻胶，完成整个光刻工序。可以用无机溶液如硫酸或干式臭氧烧除法将光阻去除。

5) 此处用干法氧化法将氮化硅去除

6) 离子布植将硼离子 (B+3) 透过SiO2膜注入衬底，形成P型阱

1 离子注入法是利用电场加速杂质离子，将其注入硅衬底中的方法。离子注入法的特点是可以精密地控制扩散法难以得到的低浓度杂质分布。MOS电路制造中，器件隔离工序中防止寄生沟道用的沟道截断，调整阀值电压用的沟道掺杂，CMOS的阱形成及源漏区的形成，要采用离子注入法来掺杂。离子注入法通常是将欲掺入半导体中的杂质在离子源中离子化，然后将通过质量分析磁极后选定了离子进行加速，注入基片中。此时，杂质的注入量可通过测量流过基片的电流大小来正确控制。离子由基片的表面到停止，形成了近似的高斯分布。设Rp为投影射程，ΔRp为其的标准偏差，Q为注入量，注入的离子分布C(x)

     其中Rp，ΔRp的大小与杂质的种类，加速电压的大小有关以及基片的材料。此外，有纵向的标准偏差ΔRp，同样也有横向偏差ΔRe。离子注入时，通常采用光刻胶和SiO2作掩模，掩模厚度以不使杂质穿透为原则。离子束的注入角度通常偏离基片法线7 oC左右，以防止发生沟道效应 (即离子不与原子碰撞而直接进入基片深层)。离子注入后，要在800-1000 oC的高温下进行热处理(即退火处理)，以使离子注入时产生的结晶损伤得到恢复，同时为了防止硅表面的污染。通常要在注入区表面形成薄薄的SiO2层，杂质离子透过这层SiO2进行注入。

硅和锗半导体材料经高度提纯后，其原子排列已变成非常整齐的晶体状态，称为单晶体也称本征半导体。在本征半导体硅或锗中掺入少量五价杂质元素如磷(P) 、锑 (Sb) 、砷 (As) 等，因为杂质的浓度很小 (10 8个硅或锗原子中掺入一个磷原子)，所以杂质被晶格中的主原子所包围。掺入的五价杂质，它的四个价电子与其相邻的四个主原子的价电子形成共价键，第五个价电子不能形成共价键而变成自由电子。因为它有盈余的自由电子，所以五价杂质称为施主杂质，掺杂为N型半导体。而掺杂三价杂质，则会因缺少一个价电子而形成一个空位，掺杂为P型半导体。
7) 去除光刻胶，放高温炉中进行退火处理

以消除晶圆中晶格缺陷和内应力，以恢复晶格的完整性。使植入的掺杂原子扩散到替代位置，产生电特性。并使原先的SiO2膜厚度增加，达到阻止下一步中n型杂质注入P型阱中。

查看本帖完整版本: [-- 芯片制作工艺流程三 --] [-- top --]

芯片制作工艺流程 三

芯片制作工艺流程三